맞춤기술찾기

이전대상기술

반도체의 패턴 형성방법 및 패턴 형성 시스템

  • 기술번호 : KST2015199062
  • 담당센터 : 광주기술혁신센터
  • 전화번호 : 062-360-4654
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체의 패턴 형성방법 및 패턴 형성 시스템이 개시된다. 본 발명의 반도체의 패턴 형성방법 및 패턴 형성 시스템은, (a) 기판상에 박막을 도포하는 단계; 및 (b) 상기 박막 상에 포토레지스트 패턴을 형성하되, 상기 기판과 상기 박막 사이에 정전기장이 형성되도록 한 후, 상기 포토레지스트를 상기 박막 상에 도포하여 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 정전기 유도증착 방식을 이용하여 종래 포토레지스트 도포, 노광 및 포토레지스트 현상으로 나누어져 실시되는 복수의 공정을 하나의 공정으로 단축하여 실시할 수 있으므로 제조비용 및 제조시간을 감소할 수 있는 경제적인 이점이 있다.
Int. CL H01L 21/027 (2006.01)
CPC H01L 21/0273(2013.01) H01L 21/0273(2013.01) H01L 21/0273(2013.01)
출원번호/일자 1020110054423 (2011.06.07)
출원인 제주대학교 산학협력단
등록번호/일자
공개번호/일자 10-2012-0135613 (2012.12.17) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.06.07)
심사청구항수 4

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 제주대학교 산학협력단 대한민국 제주특별자치도 제주시 제주

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최경현 대한민국 제주특별자치도 제주시 수덕로 **
2 당현우 대만 제주특별자치도 서귀포시 법환동

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인다나 대한민국 서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.06.07 수리 (Accepted) 1-1-2011-0424007-14
2 선행기술조사의뢰서
Request for Prior Art Search
2012.02.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.03.23 수리 (Accepted) 9-1-2012-0024536-72
4 의견제출통지서
Notification of reason for refusal
2012.08.09 발송처리완료 (Completion of Transmission) 9-5-2012-0464103-18
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2012.10.09 수리 (Accepted) 1-1-2012-0816288-00
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.11.07 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0912806-81
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.11.07 수리 (Accepted) 1-1-2012-0912805-35
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.03.14 수리 (Accepted) 4-1-2013-5043519-53
9 거절결정서
Decision to Refuse a Patent
2013.03.14 발송처리완료 (Completion of Transmission) 9-5-2013-0174450-01
10 [법정기간연장]기간연장(단축, 경과구제)신청서
[Extension of Legal Period] Request for Extension of Period (Reduction, Expiry Reconsideration)
2013.04.12 수리 (Accepted) 7-1-2013-0014332-52
11 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.05.13 수리 (Accepted) 1-1-2013-0419497-13
12 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2013.05.13 보정승인 (Acceptance of amendment) 1-1-2013-0419496-78
13 거절결정서
Decision to Refuse a Patent
2013.06.19 발송처리완료 (Completion of Transmission) 9-5-2013-0418855-34
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
(a) 기판상에 박막을 도포하는 단계; 및(b) 상기 박막 상에 포토레지스트 패턴을 형성하되, 상기 기판과 상기 박막 사이에 정전기장이 형성되도록 한 후, 상기 포토레지스트를 상기 박막 상에 도포하여 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체의 패턴 형성방법
2 2
제1항에 있어서,상기 (b)단계는,(b1) 상기 박막이 도포된 상기 기판의 상측에 포토마스크를 배치하는 단계;(b2) 상기 기판과, 상기 기판상에 상기 포토레지스트를 도포하기 위한 포토레지스트 분사부 사이에 정전기장이 형성되도록 전압을 인가하는 단계; 및(b3) 상기 포토레지스트 분사부를 통해 상기 포토레지스트를 분사하여 상기 박막 상에 도포하는 단계를 포함하는 것을 특징으로 하는 반도체의 패턴 형성방법
3 3
제2항에 있어서,상기 (b)단계에서는, 상기 기판의 하부에 상기 기판과 접촉하도록 설치된 배면전극판과, 상기 포토레지스트 분사부에 전압을 인가하는 것을 특징으로 하는 반도체의 패턴 형성방법
4 4
제3항에 있어서,상기 배면전극판과 상기 포토레지스트 분사부에는 1~20 KV의 전압이 인가되는 것을 특징으로 하는 반도체의 패턴 형성방법
5 5
제2항에 있어서,상기 (b)단계에서는, 상기 포토마스크에 형성된 복수의 마스크 패턴홀에 대응하도록 상기 포토마스크의 상측에 복수의 분사노즐을 설치하며, 상기 복수의 분사노즐은 복수의 분기배관을 통해 포토레지스트 공급기로부터 상기 포토레지스트를 공급받아 상기 박막 상에 분사하는 것을 특징으로 하는 반도체의 패턴 형성방법
6 6
기판;상기 기판의 상측에 배치되어 상기 기판에 도포된 박막 상에 포토레지스트를 도포하여 포토레지스트 패턴을 형성하는 포토레지스트 분사부; 및상기 기판과 상기 포토레지스트 분사부 사이에 정전기장이 형성되도록 하는 전압인가부를 포함하는 것을 특징으로 하는 반도체의 패턴 형성 시스템
7 7
제6항에 있어서,상기 전압인가부는, 상기 기판과 접촉하도록 상기 기판의 하측에 배치된 배면전극판과 상기 포토레지스트 분사부에 전압을 인가하는 것을 특징으로 하는 반도체의 패턴 형성 시스템
8 8
제7항에 있어서,상기 인가 전압은 1~20 KV인 것을 특징으로 하는 반도체의 패턴 형성 시스템
9 9
제6항에 있어서,상기 포토레지스트 분사부는,상기 기판의 상측에 배치되어 상기 박막 상에 포토레지스트를 최종적으로 분사하는 복수의 분사노즐; 및상기 포토레지스트가 일정 이상 수용되도록 수용공간을 가지며, 상기 복수의 분사노즐과 복수의 분기배관을 통해 연결되어 상기 포토레지스트를 상기 분사노즐로 고압 이송시키는 포토레지스트 공급기를 포함하는 것을 특징으로 하는 반도체의 패턴 형성 시스템
10 10
제9항에 있어서,상기 복수의 분사노즐은 각각 이류체 노즐이며,상기 포토레지스트 분사부는, 상기 이류체 노즐에 압축공기를 공급하는 압축공기 공급기를 더 포함하는 것을 특징으로 하는 반도체의 패턴 형성 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.