| 1 |
1
차동차이 증폭기(differential difference amplifier, DDA)를 이용하여 적분주기에 따라 입력신호와 디지털 아날로그 변환신호를 적분하고,상기 입력신호를 저항으로 연결되어 상기 차동차이 증폭기에 입력되고, 상기 디지털 아날로그 변환신호는 샘플링 커패시터로 연결되어 상기 차동차이 증폭기에 입력되는 것을 특징으로 하는 적분기
|
| 2 |
2
제 1 항에 있어서,상기 입력신호 적분주기 시,상기 입력신호를 상기 차동차이 증폭기에 입력함으로써, 상기 입력신호를 상기 저항 및 적분 커패시터를 통해 적분하고,제 1 스위치 및 제 2 스위치를 개방시켜 상기 디지털 아날로그 변환신호의 상기 차동차이 증폭기로의 입력을 차단하고, 상기 샘플링 커패시터를 방전하며,상기 제 1 스위치 및 제 2 스위치는 상기 샘플링 커패시터 양 단에 위치하는 것을 특징으로 하는 적분기
|
| 3 |
3
제 2 항에 있어서,상기 디지털 아날로그 변환신호 적분주기 시,제 3 스위치를 단락시켜, 상기 입력신호의 상기 차동차이 증폭기로의 입력을 차단하고,상기 제 1 스위치 및 제 2 스위치를 단락시켜 상기 디지털 아날로그 변환신호를 상기 차동차이 증폭기에 입력함으로써, 상기 디지털 아날로그 변환신호를 상기 샘플링 커패시터 및 상기 적분 커패시터를 통해 적분하며,상기 제 3 스위치는 상기 입력신호의 포지티브 입력단과 네거티브 입력단 사이에 위치하는 것을 특징으로 하는 적분기
|
| 4 |
4
제 3 항에 있어서,상기 적분 커패시터는 제 4 스위치를 통해 병렬로 연결된 두 개의 커패시터로 구성되고,상기 입력신호 적분주기 시에는 상기 제 4 스위치를 단락시켜 상기 두 개의 커패시터를 연결하여 상기 입력신호를 적분하고,상기 디지털 아날로그 변환신호 적분주기 시에는 상기 제 4 스위치를 개방시켜 상기 두 개의 커패시터 중 하나의 커패시터만으로 상기 디지털 아날로그 변환신호를 증폭하는 것을 특징으로 하는 적분기
|
| 5 |
5
제 4 항에 있어서,상기 디지털 아날로그 변환신호 차동 입력단 각각의 상기 제 1 스위치는 두 개의 제 5 스위치 및 제 6 스위치로 구성되며,상기 제 5 스위치 및 상기 제 6 스위치를 이용하여 포지티브 디지털 아날로그 변환신호 또는 네거티브 디지털 아날로그 변환신호를 선택하여 상기 차동차이 증폭기에 입력하는 것을 특징으로 하는 적분기
|
| 6 |
6
제 2 항에 있어서,상기 샘플링 커패시터는 상기 제 1 스위치 및 제 2 스위치를 개방하고, 상기 제 1 스위치 및 제 2 스위치와 각각 병렬로 연결된 제 7 스위치 및 제 8 스위치를 단락함으로써 방전되는 것을 특징으로 하는 적분기
|
| 7 |
7
일련의 하나 이상의 차동차이 증폭기(differential difference amplifier, DDA)를 이용하여 적분주기에 따라 입력신호와 디지털 아날로그 변환신호를 적분하고,상기 입력신호는 저항으로 연결되어 상기 차동차이 증폭기에 입력되고, 상기 디지털 아날로그 변환신호는 샘플링 커패시터로 연결되어 상기 차동차이 증폭기에 입력되며,변조기의 출력 값에 따라 상기 디지털 아날로그 변환신호가 입력되는 주기가 조절되는 것을 특징으로 하는 델타 시그마 변조기
|
| 8 |
8
제 7 항에 있어서,상기 디지털 아날로그 변환신호는 상기 변조기의 출력 값으로부터 피드백되는 값인 것을 특징으로 하는 델타 시그마 변조기
|
| 9 |
9
제 7 항에 있어서,상기 입력신호 적분주기 시, 상기 입력신호를 상기 차동차이 증폭기에 입력함으로써, 상기 입력신호를 상기 저항 및 적분 커패시터를 통해 적분하고, 제 1 스위치 및 제 2 스위치를 개방시켜 상기 디지털 아날로그 변환신호의 상기 차동차이 증폭기로의 입력을 차단함과 동시에 상기 샘플링 커패시터를 방전하고,상기 디지털 아날로그 변환신호 적분주기 시,제 3 스위치를 단락시켜, 상기 입력신호의 상기 차동차이 증폭기로의 입력을 차단하고, 상기 제 1 스위치 및 제 2 스위치를 단락시켜, 상기 디지털 아날로그 변환신호를 상기 차동차이 증폭기에 입력함으로써, 상기 디지털 아날로그 변환신호를 상기 샘플링 커패시터 및 상기 적분 커패시터를 통해 적분하며,상기 제 1 스위치 및 제 2 스위치는 상기 샘플링 커패시터 양 단에 위치하고, 상기 제 3 스위치는 상기 입력신호의 포지티브 입력단과 네거티브 입력단 사이에 위치하는 것을 특징으로 하는 델타 시그마 변조기
|
| 10 |
10
제 9 항에 있어서,상기 적분 커패시터는 제 4 스위치를 통해 병렬로 연결된 두 개의 커패시터로 구성되고,상기 입력신호 적분주기 시에는 상기 제 4 스위치를 단락시켜 상기 두 개의 커패시터를 연결하여 상기 입력신호를 적분하고,상기 디지털 아날로그 변환신호 적분주기 시에는 상기 제 4 스위치를 개방시켜 상기 두 개의 커패시터 중 하나의 커패시터만으로 상기 디지털 아날로그 변환신호를 증폭하는 것을 특징으로 하는 델타 시그마 변조기
|
| 11 |
11
제 1 스위치, 제 2 스위치, 및 제 3 스위치를 개방하고, 제 4 스위치를 단락시켜, 입력신호를 저항을 통해 차동차이 적분기에 입력함으로써, 상기 입력신호를 상기 저항 및 적분 커패시터를 통해 적분하는 단계; 및제 1 스위치, 제 2 스위치, 및 제 3 스위치를 단락하고, 제 4 스위치를 개방시켜, 디지털 아날로그 변환신호를 샘플링 커패시터를 통해 상기 차동차이 적분기에 입력함으로써, 상기 디지털 아날로그 변환신호를 상기 샘플링 커패시터 및 상기 적분 커패시터를 통해 적분하는 단계를 포함하고,상기 제 1 스위치 및 제 2 스위치는 상기 샘플링 커패시터 양 단에 위치하고, 상기 제 3 스위치는 상기 입력신호의 포지티브 입력단과 네거티브 입력단 사이에 위치하며, 상기 제 4 스위치는 상기 적분 커패시터를 구성하는 두 개의 커패시터를 병렬로 연결하는 스위치이며,상기 디지털 아날로그 변환신호는 변조기의 출력 값에 따라 입력되는 주기가 조절되는 것을 특징으로 하는 델타 시그마 변조기의 입력신호 적분방법
|
| 12 |
12
제 11 항에 있어서,상기 디지털 아날로그 변환신호는 상기 변조기의 출력 값으로부터 피드백되는 값인 것을 특징으로 하는 델타 시그마 변조기의 입력신호 적분방법
|
