| 1 |
1
제1 입력 단자, 제2 입력 단자, 및 출력 단자를 포함하는 증폭기; 상기 제1 입력 단자와 상기 출력 단자 사이에 접속되는 제1 커패시터; 및제어 신호들에 응답하여 입력 신호를 샘플링하고, 상기 입력 신호를 샘플링하는 동안 동시에 피드백 신호와 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하는 스위치드-커패시터 회로를 포함하는 스위치드-커패시터 적분기
|
| 2 |
2
제1항에 있어서,상기 스위치드-커패시터 회로는,상기 입력 신호를 전송하는 제1 전송 경로;동시에 상기 입력 신호를 전송하는 제2 전송 경로; 및상기 제어 신호들의 클락 페이즈에 따라 상기 제1 전송 경로와 상기 제2 전송 경로 중의 어느 하나를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 상기 입력 신호를 샘플링하는 동안 상기 피드백 신호와 상기 제1 전송 경로와 상기 제2 전송 경로 중의 다른 하나를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 스위치 배열을 포함하는 스위치드-커패시터 적분기
|
| 3 |
3
제2항에 있어서,상기 스위치 배열은,상기 제어 신호들의 제1 클락 페이즈에서 상기 제1 전송 경로를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 동시에 상기 피드백 신호와 상기 제2 전송 경로를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 스위치드-커패시터 적분기
|
| 4 |
4
제2항에 있어서,상기 스위치 배열은,상기 제어 신호들의 제2 클락 페이즈에서 상기 제2 전송 경로를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 동시에 상기 피드백 신호와 상기 제1 전송 경로를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 스위치드-커패시터 적분기
|
| 5 |
5
제2항에 있어서,상기 제1 전송 경로는 제2 커패시터를 포함하고, 상기 제2 전송 경로는 제3 커패시터를 포함하는 스위치드-커패시터 적분기
|
| 6 |
6
제5항에 있어서,상기 제2 커패시터의 커패시턴스와 상기 제3 커패시터의 커패시턴스는 동일한 스위치드-커패시터 적분기
|
| 7 |
7
제1항에 있어서,상기 제1 입력 단자는 음의 입력 단자이고, 상기 제2 입력 단자는 양의 입력 단자이며, 상기 제2 입력 단자는 접지에 접속되는 스위치드-커패시터 적분기
|
| 8 |
8
제1항에 있어서,상기 증폭기는 연산 증폭기 또는 OPA(Operational Transconductance Amplifier)인 스위치드-커패시터 적분기
|
| 9 |
9
피드백 신호를 전송하는 DAC(digital to analog converter); 및제어 신호들에 응답하여 입력 신호를 샘플링하고, 상기 입력 신호를 샘플링하는 동안 동시에 상기 피드백 신호와 상기 입력 신호의 차이를 적분하여 적분 신호를 생성하는 스위치드-커패시터 적분기를 포함하는 델타-시그마 모듈레이터
|
| 10 |
10
제9항에 있어서,상기 적분 신호와 기준 신호에 기초하여 L-비트 디지털 비트 스트림(L은 실수)을 생성하는 비교기를 더 포함하는 델타-시그마 모듈레이터
|
| 11 |
11
제9항에 있어서,상기 스위치드-커패시터 적분기는,제1 입력 단자, 제2 입력 단자, 및 출력 단자를 포함하는 증폭기;상기 제1 입력 단자와 상기 출력 단자 사이에 접속되는 제1 커패시터;상기 제1 입력 단자에 접속되고, 상기 입력 신호를 전송하는 제1 전송 경로;상기 제1 입력 단자에 접속되고, 상기 입력 신호를 전송하는 제2 전송 경로; 및상기 제어 신호들의 클락 페이즈에 따라 상기 제1 전송 경로와 상기 제2 전송 경로 중의 어느 하나를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 상기 입력 신호를 샘플링하는 동안 동시에 상기 피드백 신호와 상기 제1 전송 경로와 상기 제2 전송 경로 중의 다른 하나를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 스위치 배열을 포함하는 델타-시그마 모듈레이터
|
| 12 |
12
제11항에 있어서,상기 스위치 배열은,상기 제어 신호들의 제1 클락 페이즈에서 상기 제1 전송 경로를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 동시에 상기 피드백 신호와 상기 제2 전송 경로를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 델타-시그마 모듈레이터
|
| 13 |
13
제11항에 있어서,상기 스위치 배열은,상기 제어 신호들의 제2 클락 페이즈에서 상기 제2 전송 경로를 통해 전송되는 상기 입력 신호를 샘플링하도록 제어되고, 동시에 상기 피드백 신호와 상기 제1 전송 경로를 통해 전송되는 상기 입력 신호의 차이를 상기 제1 커패시터를 통해 적분하도록 제어되는 델타-시그마 모듈레이터
|
| 14 |
14
제11항 있어서,상기 제1 전송 경로는 상기 입력 신호를 샘플링하기 위한 제2 커패시터를 포함하고,상기 제2 전송 경로는 상기 입력 신호를 샘플링하기 위한 제3 커패시터를 포함하는 델타-시그마 모듈레이터
|
| 15 |
15
제14항에 있어서,상기 제2 커패시터의 커패시턴스와 상기 제3 커패시터의 커패시턴스는 동일한 델타-시그마 모듈레이터
|
| 16 |
16
제11항에 있어서,상기 제1 입력 단자는 음의 입력 단자이고, 상기 제2 입력 단자는 양의 입력 단자이며, 상기 제2 입력 단자는 접지에 접속되는 델타-시그마 모듈레이터
|
| 17 |
17
제11항에 있어서,상기 증폭기는 연산 증폭기 또는 OPA(Operational Transconductance Amplifier)인 델타-시그마 모듈레이터
|
| 18 |
18
제9항의 델타-시그마 모듈레이터; 및상기 델타-시그마 모듈레이터의 출력 신호를 필터링하는 디지털 필터를 포함하는 전자 시스템
|
| 19 |
19
제18항에 있어서,상기 전자 시스템은 휴대용 전자 장치인 전자 시스템
|
| 20 |
20
제어 신호들의 클락 페이즈에 따라 입력 신호를 샘플링하는 단계; 및상기 제어 신호들의 클락 페이즈에 따라 상기 입력 신호를 샘플링하는 동안 동시에 상기 입력 신호와 피드백 신호의 차이를 적분하는 단계를 포함하는 스위치드-커패시터 적분기의 동작 방법
|
