1 |
1
반도체 기판, 상기 기판 상에 형성된 소스 및 드레인 영역과 상기 소스 및 드레인 영역과 접촉하여 상기 반도체 기판 상에 형성된 게이트 구조체를 포함하는 반도체 메모리 소자에 있어서, 상기 게이트 구조체는,유전율이 서로 다른 제1 터널링 절연막과 제2 터널링 절연막을 적층하여 형성하되, 상기 제2 터널링 절연막의 전도대 에너지 준위 및 가전자대 에너지 준위는 각각 상기 제1 터널링 절연막의 전도대 에너지 준위 및 가전자대 에너지 준위보다 낮은 스태거 터널 배리어 절연막, 상기 스태거 터널 배리어 절연막 상에 형성된 전하 축적층,상기 전하 축적층 상에 형성되는 블로킹 절연막, 및상기 블로킹 절연막 상에 형성되면서 금속 재료를 이용한 게이트 전극층을 포함하는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자
|
2 |
2
제1항에 있어서, 상기 전하 축적층은 폴리실리콘을 이용한 부유 게이트, 금속, 반도체 또는 산화물 나노결정을 가지는 나노 부유 게이트, 또는HfO2, ZrO2 및 Si3N4 중 적어도 하나를 포함하는 전하 트랩층 중 적어도 어느 하나를 포함하여 형성되는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자
|
3 |
3
제1항에 있어서, 상기 제1 터널링 절연막은 실리콘 질화막으로 형성되며,상기 제 2 터널링 절연막은 하프늄 산화막(HfO2), ZrO2, HfSiOx, ZrSiOx, La2O3로 이루어진 물질 중 적어도 어느 하나를 포함하여 형성되는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자
|
4 |
4
반도체 기판 상에 소스와 드레인을 형성하는 단계;상기 기판 상에 제1 터널링 절연막을 형성하는 단계;상기 제1 터널링 절연막과 유전율이 상이한 제2 터널링 절연막을 상기 제1 터널링 절연막상에 적층하여 형성하되, 상기 제2 터널링 절연막의 전도대 에너지 준위 및 가전자대 에너지 준위를 각각 상기 제1 터널링 절연막의 전도대 에너지 준위 및 가전자대 에너지 준위보다 낮게 형성하여, 상기 제1 터널링 절연막 및 상기 제2 터널링 절연막을 포함하는 스태거 터널 배리어 절연막을 형성하는 단계;상기 스태거 터널 배리어 절연막 상에 전하 축적층을 형성하는 단계;상기 전하 축적층 상에 블로킹 절연막을 형성하는 단계; 및상기 블로킹 절연막 상에 금속 재료로 게이트 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 제조방법
|
5 |
5
제4항에 있어서, 상기 전하 축적층은 폴리실리콘을 이용한 부유 게이트, 금속, 반도체 또는 산화물 나노결정을 가지는 나노 부유 게이트, 또는HfO2, ZrO2 및 Si3N4 중 적어도 하나를 포함하는 전하 트랩층 중 적어도 어느 하나를 포함하여 형성하는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 제조방법
|
6 |
6
제4항에 있어서, 상기 제1 터널링 절연막은 실리콘 질화막으로 형성되며,상기 제 2 터널링 절연막은 하프늄 산화막(HfO2), ZrO2, HfSiOx, ZrSiOx, La2O3로 이루어진 물질 중 적어도 어느 하나를 포함하여 형성되는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 제조방법
|
7 |
7
제4항에 있어서, 상기 비휘발성 메모리 소자를 수소가 함유된 분위기에서 300 내지 500 ℃의 온도로 열처리를 하는 공정을 더 포함하는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 제조방법
|
8 |
8
제4항에 있어서, 상기 전하 축적층을 형성할 때 ALD(Atomic Layer Deposition) 방법을 통해 상기 전하 축적층을 형성하는 것을 특징으로 하는 스태거 터널 배리어를 가지는 비휘발성 메모리 소자 제조방법
|