| 1 |
1
입력된 비트 스트림에서 에뮬레이션 방지 바이트(EPB, Emulation Prevention Byte) 패턴을 검출하는 에뮬레이션 방지 바이트 처리부;순차적으로 입력되며, 상기 에뮬레이션 방지 바이트 패턴을 포함하는 상기 비트 스트림을 저장하는 제1 레지스터 버퍼부;상기 입력된 비트 스트림에서 상기 에뮬레이션 방지 바이트 패턴이 제거된 가공 비트 스트림을 저장하는 제2 레지스터 버퍼부; 및상기 제1 레지스터 버퍼부의 출력을 지시하는 제1 입력 값 또는 상기 제2 레지스터 버퍼부의 출력을 지시하는 제2 입력 값 중 어느 하나의 값을 포함하는 버퍼 선택 플래그를 수신하고, 상기 수신된 버퍼 선택 플래그에 기초하여 상기 제1 레지스터 버퍼부 및 상기 제2 레지스터 버퍼부 중 어느 하나를 선택하고, 상기 선택에 따라 상기 에뮬레이션 방지 바이트 패턴이 포함된 상기 비트 스트림 또는 상기 에뮬레이션 방지 바이트 패턴이 제거된 상기 가공 비트 스트림을 출력하는 출력 버퍼 선택부를 포함하고,상기 제1 레지스터 버퍼부 및 상기 제2 레지스터 버퍼부 각각은 연속적으로 연결된 복수의 버퍼들을 포함하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 2 |
2
제1항에 있어서,상기 에뮬레이션 방지 바이트 처리부는,입력되는 명령어에 따라, 비트 스트림에서 에뮬레이션 방지 바이트 패턴을 확인하는 에뮬레이션 방지 바이트 패턴 레지스터; 및순차적으로 입력되는 상기 비트 스트림에서 상기 확인된 에뮬레이션 방지 바이트 패턴을 제거하여, 상기 가공 비트 스트림을 생성하는 에뮬레이션 방지 바이트 패턴 검출부를 포함하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 3 |
3
제1항에 있어서,상기 선택된 레지스터 버퍼의 출력을 수신하여 시프트 연산하는 비트 시프터를 더 포함하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 4 |
4
제3항에 있어서,비트 조작 명령어 및 요청 비트 수를 입력받아 기저장된 비트 스트림의 비트 위치를 조정하고, 상기 비트 위치를 조정하기 전의 비트 위치를 상기 비트 시프터로 출력하는 비트 위치 계산부를 더 포함하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 5 |
5
제4항에 있어서,상기 비트 위치 계산부는,상기 버퍼 선택 플래그의 입력에 기초하여, 상기 제1 레지스터 버퍼부 및 상기 제2 레지스터 버퍼부 중에서 적어도 어느 하나에 저장된 비트 오프셋을 선택적으로 상기 비트 시프터로 출력하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 6 |
6
제4항에 있어서,상기 비트 조작 명령어는 GetBits, ShowBits, 및 SkipBits 중에서 적어도 어느 하나의 명령어인 것을 특징으로 하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 7 |
7
제4항에 있어서,상기 비트 시프터는 상기 비트 위치와 출력 버퍼 선택부로부터 입력된 비트 스트림을 이용하여 32비트의 값을 출력하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 8 |
8
제1항에 있어서,순차적으로 입력되는 상기 비트 스트림은 오디오 비트 스트림 및 비디오 비트 스트림 중에서 적어도 하나인 것을 특징으로 하는 복호화용 순차적 비트 스트림 파싱 장치
|
| 9 |
9
입력된 비트 스트림에서 에뮬레이션 방지 바이트(EPB, Emulation Prevention Byte) 패턴을 검출하는 단계;순차적으로 입력되며, 상기 에뮬레이션 방지 바이트 패턴을 포함하는 상기 비트 스트림을 저장하는 단계;상기 입력된 비트 스트림에서 상기 에뮬레이션 방지 바이트 패턴이 제거된 가공 비트 스트림을 저장하는 단계; 및상기 비트 스트림의 출력을 지시하는 제1 입력 값 또는 상기 가공 비트 스트림의 출력을 지시하는 제2 입력 값 중 어느 하나의 값을 포함하는 버퍼 선택 플래그를 수신하고, 상기 수신된 버퍼 선택 플래그에 기초하여 상기 비트 스트림 및 상기 가공 비트 스트림 중 어느 하나를 선택하고, 상기 선택에 따라 상기 에뮬레이션 방지 바이트 패턴이 포함된 상기 비트 스트림 또는 상기 에뮬레이션 방지 바이트 패턴이 제거된 상기 가공 비트 스트림을 출력하는 단계를 포함하고,상기 에뮬레이션 방지 바이트 패턴이 포함된 상기 비트 스트림을 저장하는 제1 레지스터 버퍼부 및 상기 에뮬레이션 방지 바이트 패턴이 제거된 상기 가공 비트 스트림을 저장하는 제2 레지스터 버퍼부 각각은연속적으로 연결된 복수의 버퍼들을 포함하는 복호화용 순차적 비트 스트림 파싱 방법
|
| 10 |
10
제9항에 있어서,상기 에뮬레이션 방지 바이트 패턴을 검출하는 단계는,입력되는 명령어에 따라, 비트 스트림에서 에뮬레이션 방지 바이트 패턴을 확인하는 단계; 및순차적으로 입력되는 상기 비트 스트림에서 상기 확인된 에뮬레이션 방지 바이트 패턴을 제거하여, 상기 가공 비트 스트림을 생성하는 단계를 포함하는 복호화용 순차적 비트 스트림 파싱 방법
|
| 11 |
11
제9항에 있어서,상기 비트 스트림 및 상기 가공 비트 스트림 중에서 상기 선택된 출력을 수신하여 시프트 연산하는 단계를 더 포함하는 복호화용 순차적 비트 스트림 파싱 방법
|
| 12 |
12
제11항에 있어서,비트 조작 명령어 및 요청 비트 수를 입력받아 기저장된 비트 스트림의 비트 위치를 조정하고, 상기 비트 위치를 조정하기 전의 비트 위치를 상기 시프트 연산에 반영하는 단계를 더 포함하는 복호화용 순차적 비트 스트림 파싱 방법
|
| 13 |
13
제9항 내지 제12항 중 어느 한 항의 방법을 수행하기 위한 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체
|
