| 1 |
1
제1 입력 값 및 제2 입력 값을 수신하여, 상기 제1 입력 값 및 상기 제2 입력 값을 선택적 XOR 연산한 결과 값에 기반하여 출력 값을 생성하는 n 개의 XOR 연산부들 - 상기 n은 2 이상의 정수임 -;제1 이진 값을 저장하는 제1 저장부; 및제2 이진 값을 저장하는 제2 저장부를 포함하고, 상기 선택적 XOR 연산은 상기 제2 입력 값의 최 상위 비트가 1인 경우 상기 제1 입력 값 및 상기 제2 입력 값을 XOR한 값을 연산 결과로서 생성하고, 상기 제2 입력 값의 최 상위 비트가 0인 경우 상기 제2 입력 값을 연산 결과로서 생성하고, 상기 n 개의 XOR 연산부들 각각의 제1 입력 값은 상기 제1 이진 값이고, 상기 n 개의 XOR 연산부들 중 제1 연산부의 상기 제2 입력 값은 상기 제2 이진 값이고, 상기 n 개의 XOR 연산부들 중 제k 연산부의 제2 입력 값은 제k-1 연산부에 의해 선택적 XOR된 값이 최 상위 비트 방향으로 1 비트 쉬프트된 값이고, 상기 k는 2 이상 n 이하의 정수인, 연산 장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제1 저장부 및 상기 제2 저장부는 상기 연산 장치의 레지스터인, 연산 장치
|
| 4 |
4
제1항에 있어서,상기 제1 이진 값은 젯수 이진 다항식을 나타내는 값이고, 상기 제2 이진 값은 피젯수 이진 다항식의 부분을 나타내는 값인, 연산 장치
|
| 5 |
5
제1항에 있어서,상기 n 개의 XOR 연산부들 각각은 상기 제2 입력 값의 최 상위 비트가 1이면 상기 제1 입력 값 및 상기 제2 입력 값이 XOR된 값을 출력하고, 상기 제2 입력 값의 최 상위 비트가 0이면 상기 제2 입력값을 출력하는 선택적 XOR 연산을 수행하고, 상기 제k 연산부의 제2 입력 값은 상기 제k-1 연산부의 출력 값이 상기 최 상위 비트의 방향으로 1 비트 쉬프트된 값인, 연산 장치
|
| 6 |
6
제1 항에 있어서,상기 n 개의 XOR 연산부들 각각은,상기 제2 입력 값의 최 상위 비트의 값에 기반하여 상기 제1 입력 값 및 상기 제2 입력 값의 선택적 XOR 연산을 수행함으로써 중간 출력 값을 생성하는 XOR 논리 회로; 및상기 중간 출력 값을 최 상위 비트 방향으로 1 비트 쉬프트함으로써 상기 출력 값을 생성하는 쉬프트 논리 회로를 포함하고, 상기 n 개의 XOR 연산부들 중 제k 연산부의 제2 입력 값은 제k-1 연산부의 출력 값인, 연산 장치
|
| 7 |
7
제6 항에 있어서,상기 쉬프트 논리 회로는 중간 출력 값을 최 상위 비트 방향으로 1 비트 쉬프트하고, 상기 쉬프트된 중간 출력 값의 최 하위 비트로서 0을 삽입하는, 연산 장치
|
| 8 |
8
제1항에 있어서,n 개의 조건 값 판단부들을 더 포함하고, 상기 n 개의 조건 값 판단부들 중 제m 조건 값 판단부는 상기 n 개의 XOR 연산부들 중 제m XOR 연산부의 상기 제2 입력 값의 최 상위 비트의 값을 검사하고, 상기 최 상위 비트의 값이 1이면 상기 제m XOR 연산부가 상기 제1 입력 값 및 상기 제2 입력 값을 XOR 하는 연산을 수행하도록 제어하는, 연산 장치
|
| 9 |
9
제1항에 있어서,상기 n 개의 조건 값 판단부들을 제어하는 연산 제어부를 포함하는, 연산 장치
|
| 10 |
10
제9항에 있어서,상기 연산 제어부는 연산 횟수 값 p를 입력 받고,상기 p는 1 이하 n 이하의 정수이고, 상기 연산 제어부는 상기 n 개의 XOR 연산부들 중 제p XOR 연산부의 상기 출력 값에 기반하여 결과 값을 생성하는, 연산 장치
|
| 11 |
11
제10항에 있어서,상기 연산 제어부는 상기 결과 값을 상기 제2 저장부의 값으로 입력하는, 연산 장치
|
| 12 |
12
제10항에 있어서,상기 연산 제어부는 상기 n 개의 조건 값 판단부들을 제어함으로써 상기 n 개의 XOR 연산부들 중 제1 XOR 연산부 내지 제p XOR 연산부 만이 동작하도록 제어하는, 연산 장치
|
| 13 |
13
이진 다항식을 나누는 연산 장치를 사용하는 동작 방법에 있어서,피젯수 저장부에 피젯수 다항식의 제1 부분이 나타내는 값을 저장하는 제1 로드 단계;상기 피젯수 저장부에 저장된 값을 젯수 다항식으로 나눈 나머지가 q 비트만큼 상기 피젯수 저장부의 최상위 비트 방향으로 쉬프트된 값으로 상기 피젯수 저장부를 갱신하는 제1 나눗셈 단계;상기 피젯수 저장부의 값 및 상기 피젯수 다항식의 제2 부분이 나타내는 값의 XOR 된 값으로 상기 피젯수 저장부의 값을 갱신하는 결과 전달 단계; 및상기 피젯수 저장부에 저장된 값을 상기 젯수 다항식으로 나눈 나머지가 상기 q 비트만큼 상기 피젯수 저장부의 최상위 비트 방향으로 쉬프트된 값으로 상기 피젯수 저장부를 갱신하는 제2 나눗셈 단계를 포함하고, 상기 제1 부분 및 상기 제2 부분은 상기 피젯수 다항식의 연속된 부분이고, 상기 q는 상기 피젯수 저장부의 비트 길이 및 상기 젯수 다항식의 비트 길이 간의 차인, 연산 장치의 동작 방법
|
| 14 |
14
제13항에 있어서,상기 제1 나눗셈 단계는,상기 피젯수 저장부에 저장된 값을 상기 젯수 다항식으로 a 개의 조건 값 비트만큼 나눈 나머지가 상기 a 비트만큼 상기 피젯수 저장부의 최 상위 비트 방향으로 쉬프트된 값으로 상기 피젯수 저장부를 갱신하는 제1 부분 나눗셈 단계; 및상기 피젯수 저장부에 저장된 값을 상기 젯수 다항식으로 b 개의 조건 값 비트만큼 나눈 나머지가 상기 b 비트만큼 상기 피젯수 저장부의 최 상위 비트 방향으로 쉬프트된 값으로 상기 피젯수 저장부를 갱신하는 제2 부분 나눗셈 단계;를 포함하고, 상기 a 및 상기 b의 합은 상기 피젯수 저장부의 비트 길이 이하인, 연산 장치의 동작 방법
|
| 15 |
15
제13항에 있어서,상기 제1 나눗셈 단계는,하나 이상의 부분 나눗셈 단계들를 포함하며,상기 하나 이상의 부분 나눗셈 단계들 중 제d 부분 나눗셈 단계는, 상기 피젯수 저장부에 저장된 값을 상기 젯수 다항식으로 ad 개의 조건 값 비트만큼 나눈 나머지가 상기 ad 비트만큼 상기 피젯수 저장부의 최 상위 비트 방향으로 쉬프트된 값으로 상기 피젯수 저장부를 갱신하고, 상기 하나 이상의 부분 나눗셈 단계들 각각이 나눗셈 연산에 사용한 상기 조건 값 비트들의 총 합은 상기 피젯수 저장부의 비트 길이인, 연산 장치의 동작 방법
|
| 16 |
16
제13항에 있어서,상기 연산 장치는,제1 입력 값 및 제2 입력 값을 수신하여, 상기 제1 입력 값 및 상기 제2 입력 값을 선택적 XOR 연산한 결과 값에 기반하여 출력 값을 생성하는 n 개의 XOR 연산부들 - 상기 n은 2 이상의 정수임 -;제1 이진 값을 저장하는 젯수 저장부; 및제2 이진 값을 저장하는 상기 피젯수 저장부를 포함하고, 상기 선택적 XOR 연산은 상기 제2 입력 값의 최 상위 비트가 1인 경우 상기 제1 입력 값 및 상기 제2 입력 값을 XOR한 값을 연산 결과로서 생성하고, 상기 제2 입력 값의 최 상위 비트가 0인 경우 상기 제2 입력 값을 연산 결과로서 생성하고, 상기 n 개의 XOR 연산부들 각각의 제1 입력 값은 상기 제1 이진 값이고, 상기 n 개의 XOR 연산부들 중 제1 연산부의 상기 제2 입력 값은 상기 제2 이진 값이고, 상기 n 개의 XOR 연산부들 중 제k 연산부의 제2 입력 값은 제k-1 연산부에 의해 선택적 XOR된 값이 최 상위 비트 방향으로 1 비트 쉬프트된 값이고, 상기 k는 2 이상 n 이하의 정수인, 연산 장치의 동작 방법
|
| 17 |
17
제16항에 있어서,상기 젯수 다항식은 상기 젯수 저장부에 저장되고,상기 피젯수 저장부 및 상기 젯수 저장부는 상기 연산 장치의 레지스터인, 연산 장치의 동작 방법
|
| 18 |
18
제13항에 있어서,상기 결과 전달 단계는,임시 저장부에 상기 제2 부분이 나타내는 값을 저장하는 제2 로드 단계; 및상기 피젯수 저장부의 값 및 상기 임시 저장부의 값이 XOR된 값으로 상기 피젯수 저장부의 값을 갱신하는 나머지 적용 단계를 포함하는, 연산 장치의 동작 방법
|
| 19 |
19
제13항 내지 제18항 중 어느 한 항의 연산 장치의 동작 방법을 수행하는 프로그램을 수록한 컴퓨터 판독 가능 기록 매체
|
