| 1 |
1
에피탁시층에 웰 영역을 형성하는 단계,상기 웰 영역의 내부에 도핑 영역을 형성하는 단계,상기 에피탁시층 및 상기 웰 영역 상에 게이트 산화막을 형성하는 단계,상기 도핑 영역 및 상기 게이트 산화막 상에 상부 금속막을 형성하는 단계, 상기 에피탁시층의 후면에 버퍼(Buffer) 영역을 형성하는 단계,상기 버퍼 영역의 후면에 P형의 콜렉터 영역을 형성하는 단계, 그리고 상기 P형의 콜렉터 영역의 후면에 하부 금속막을 형성하는 단계를 포함하는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 2 |
2
제 1 항에서,상기 에피탁시층의 후면에 버퍼(Buffer) 영역을 형성하는 단계는,상기 에피탁시층의 후면에 필드 스톱(Field Stop) 구조로 이루어지는 버퍼 영역을 형성하는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 3 |
3
제 1 항에서,상기 에피탁시층의 후면에 버퍼(Buffer) 영역을 형성하는 단계는,상기 에피탁시층에 N형의 필드 스톱 불순물 이온을 주입하는 이온 주입법을 사용하여 N형의 버퍼 영역을 형성하는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 4 |
4
제 1 항에서,상기 상부 금속막은,상기 도핑 영역 상에 형성되는 에미터(Emitter) 및 상기 게이트 산화막 상에 형성되는 게이트(Gate)를 포함하는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 5 |
5
제 1 항에서,상기 하부 금속막은,상기 P형의 콜렉터 영역의 후면에 형성되는 콜렉터(Collector)를 포함하는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 6 |
6
제 1 항에서, 상기 에피탁시층은,드리프트층(drift layer)으로 이루어지며, N형으로 도핑(doping)되는 탄화규소 절연 게이트 양극성 트랜지스터의 제조방법
|
| 7 |
7
에피탁시층에 형성되는 웰 영역,상기 웰 영역의 내부에 형성되는 도핑 영역,상기 에피탁시층 및 상기 웰 영역 상에 형성되는 게이트 산화막,상기 도핑 영역 및 상기 게이트 산화막 상에 형성되는 상부 금속막, 상기 에피탁시층의 후면에 형성되는 버퍼(Buffer) 영역,상기 버퍼 영역의 후면에 형성되는 P형의 콜렉터 영역, 그리고 상기 P형의 콜렉터 영역의 후면에 형성되는 하부 금속막을 포함하는 탄화규소 절연 게이트 양극성 트랜지스터
|
| 8 |
8
제 7 항에서,상기 버퍼 영역은,필드 스톱(Field Stop) 구조로 이루어지는 탄화규소 절연 게이트 양극성 트랜지스터
|
| 9 |
9
제 7 항에서,상기 버퍼 영역은,상기 에피탁시층에 N형의 필드 스톱 불순물 이온을 주입하는 이온 주입법을 사용하여 형성되는 탄화규소 절연 게이트 양극성 트랜지스터
|
| 10 |
10
제 7 항에서,상기 상부 금속막은,상기 도핑 영역 상에 형성되는 에미터(Emitter) 및 상기 게이트 산화막 상에 형성되는 게이트(Gate)를 포함하는 탄화규소 절연 게이트 양극성 트랜지스터
|
| 11 |
11
제 7 항에서,상기 하부 금속막은,상기 P형의 콜렉터 영역의 후면에 형성되는 콜렉터(Collector)를 포함하는 탄화규소 절연 게이트 양극성 트랜지스터
|
| 12 |
12
제 7 항에서, 상기 에피탁시층은,드리프트층(drift layer)으로 이루어지며, N형으로 도핑(doping)되는 탄화규소 절연 게이트 양극성 트랜지스터
|
