| 1 |
1
유리기판상에 형성되는 다결정 실리콘;상기 다결정 실리콘 상에 형성된 금속 실리사이드 소스 및 드레인;상기 금속 실리사이드 소스 및 드레인 영역과 접촉하여 상기 다결정 실리콘 상에 형성된 3층 적층구조로서, 3층 적층구조의 중간층의 전도대 에너지가 다른 층의 전도대 에너지보다 낮은 터널링 절연막;상기 터널링 절연막 상에 형성되며, 상기 터널링 절연막의 3층 적층구조의 중간층보다 전도대 에너지가 낮은 전하 트랩층;상기 전하 트랩층 상에 형성되며, 상기 전하 트랩층보다 전도대 에너지가 높은 블로킹 절연막; 및상기 블로킹 절연막 상에 형성되는 게이트 전극층;을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자
|
| 2 |
2
제 1항에 있어서, 상기 터널링 절연막의 3층 적층구조는,실리콘 산화막으로 형성되는 제1 터널링 절연막, 실리콘 질화막으로 형성되는 제2 터널링 절연막 및 실리콘 산화막으로 형성되는 제3 터널릴 절연막으로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자
|
| 3 |
3
제 1항에 있어서, 상기 전하 트랩층은 HfO2, ZrO2 및 Si3N4 중 어느 하나로 형성되고, 상기 블로킹 절연막은 Al2O3 또는 SiO2로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자
|
| 4 |
4
제 1항에 있어서, 상기 터널링 절연막의 3층 구조에서 첫 번째 층은 3nm 이하 두께로 형성되고, 두 번째 및 세 번째 층은 4nm 이하 두께로 형성되고,상기 전하 트랩층은 10nm 이하 두께로 형성되고,상기 블로킹 절연막은 20nm 이하 두께로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자
|
| 5 |
5
제 1항에 있어서,상기 게이트 전극층은 4
|
| 6 |
6
유리기판상에 형성된 다결정 실리콘 위에 금속 실리사이드 소스 및 드레인을 형성하는 단계;다결정 실리콘 채널 상에 3층 적층구조의 터널링 절연막을 형성하되, 3층 적층구조의 중간층의 전도대 에너지가 다른 층의 전도대 에너지보다 낮도록 형성하는 단계;상기 터널링 절연막 상에 상기 터널링 절연막의 3층 적층구조의 중간층보다 전도대 에너지가 낮은 전하 트랩층을 형성하는 단계;상기 전하 트랩층 상에 상기 전하 트랩층보다 전도대 에너지가 높은 블로킹 절연막을 형성하는 단계; 및상기 블로킹 절연막 상에 게이트 전극층을 형성하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법
|
| 7 |
7
제 6항에 있어서, 상기 소스 및 드레인을 형성하는 단계는,600도 이하의 열처리 온도에서 금속 실리사이드 소스 및 드레인을 형성하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법
|
| 8 |
8
제 7항에 있어서, 상기 터널링 절연막을 형성하는 단계는,실리콘 산화막을 3nm 이하의 두께로 형성하는 단계;상기 실리콘 산화막 위에 실리콘 질화막을 4nm 이하의 두께로 형성하는 단계; 및상기 실리콘 질화막 위에 실리콘 산화막을 4nm 이하의 두께로 형성하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법
|
| 9 |
9
제 7항에 있어서, 상기 전하 트랩층은 HfO2, ZrO2 및 Si3N4 중 어느 하나로 형성되고, 상기 블로킹 절연막은 Al2O3 또는 SiO2로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법
|
| 10 |
10
제 7항에 있어서, 상기 게이트 전극층을 형성하는 단계는,4
|
