맞춤기술찾기

이전대상기술

퀸트플렉서

  • 기술번호 : KST2015201230
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 트라이 밴드/모드 단말기의 퀸트플렉서 수동회로 부품 및 그 제조방법에 관한 것으로, 특히 CDMA, GPS, PCS 등 여러 밴드/모드 단말기에서 능동소자나 여러 개의 대역통과 필터를 사용하지 않고 여러 L, C 수동 소자를 조합하여 삽입 손실과 분리도 특성을 개선함으로써 각 주파수 대역 간 신호를 효과적으로 분리할 수 있도록 하였다. 안테나를 통해 수신된 신호를 다섯 개의 주파수 대역(CDMA 송/수신, GPS, PCS 송/수신 대역)으로 분리하기 위하여 고안된 수동형 퀸트플렉서 회로 부품은 CDMA, GPS, PCS 대역의 신호로 분리하는 트리플렉서와 트리플렉서에서 분리된 CDMA 신호를 송/수신 신호로 나누어 전달하는 CDMA 듀플렉서; 트리플렉서에서 분리된 PCS 신호를 송/수신 신호로 나누어 전달하는 PCS 듀플렉서; 트리플렉서에서 분리된 GPS 신호를 전달하는 GPS 대역통과 필터; 트리플렉서와 CDMA 듀플렉서, PCS 듀플렉서, GPS 대역통과 필터의 임피던스를 정합하는 임피던스 매칭 회로로 구성되어 있다. 본 발명에서 제안한 퀸트플렉서 부품은 저온 동시 소성 세라믹(Low Temperature Co-fired Ceramic) 적층 기판이나 유기기판 혹은 동박 적층 패키징 기판에 인덕터와 커패시터를 내장하여 구현함으로써 소형화 및 저가화, 박형화를 할 수 있는 것을 특징으로 한다.퀸트플렉서, 트리플렉서, PCS, CDMA, GPS, 듀플렉서,Front-end Module, 필터
Int. CL H04B 1/44 (2006.01)
CPC H04B 1/48(2013.01) H04B 1/48(2013.01) H04B 1/48(2013.01) H04B 1/48(2013.01)
출원번호/일자 1020070057600 (2007.06.13)
출원인 광운대학교 산학협력단
등록번호/일자
공개번호/일자 10-2008-0109380 (2008.12.17) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.05.19)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 광운대학교 산학협력단 대한민국 서울특별시 노원구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박재영 대한민국 서울 노원구
2 천성종 대한민국 서울 노원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
대리인 정보가 없습니다

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2007.06.13 수리 (Accepted) 1-1-2007-0426477-78
2 보정요구서
Request for Amendment
2007.06.28 발송처리완료 (Completion of Transmission) 1-5-2007-0087963-31
3 [출원서등 보정]보정서(납부자번호)
[Amendment to Patent Application, etc.] Amendment(Payer number)
2007.07.18 수리 (Accepted) 1-1-2007-0470881-87
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.01.17 수리 (Accepted) 4-1-2008-5008915-03
5 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2008.05.19 수리 (Accepted) 1-1-2008-0350762-16
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.08.11 수리 (Accepted) 4-1-2008-5129864-11
7 의견제출통지서
Notification of reason for refusal
2010.03.29 발송처리완료 (Completion of Transmission) 9-5-2010-0129633-01
8 거절결정서
Decision to Refuse a Patent
2010.09.17 발송처리완료 (Completion of Transmission) 9-5-2010-0415138-98
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.01.17 수리 (Accepted) 4-1-2011-5009922-84
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.08.24 수리 (Accepted) 4-1-2011-5173743-65
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.03 수리 (Accepted) 4-1-2014-5067673-62
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.06.05 수리 (Accepted) 4-1-2015-5074994-12
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.05.09 수리 (Accepted) 4-1-2016-5056854-41
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.03.27 수리 (Accepted) 4-1-2017-5046666-19
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
안테나의 타단에 접속하여 CDMA 대역과 GPS 대역, PCS 대역을 분리하는 트리플렉서와 상기 트리플렉서의 타단에 접속하여 CDMA 송/수신신호를 분리하는 CDMA 듀플렉서와 PCS 송/수신신호를 분리하는 PCS 듀플렉서로 구성하는 퀸트플렉서
2 2
제 1항에 있어서, 퀸트플렉서를 구성하는 트리플렉서의 경우 CDMA 대역과 GPS 및 PCS 대역을 분리하는 다이플렉서 1과 GPS 대역과 PCS 대역을 분리하는 다이플렉서 2, GPS 대역의 신호만을 분리하는 GPS 대역통과 필터로 구성된 트리플렉서
3 3
제 1항에 있어서, GPS 대역통과 필터와 CDMA 듀플렉서, PCS 듀플렉서는 쏘(SAW)나 보(BAW) 필터 혹은 듀플렉서인 것을 특징으로 하는 퀸트플렉서
4 4
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 디스크리트(Discrete) 수동 소자를 이용하여 구현한 퀸트플렉서
5 5
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조에서 위상천이 회로(Phase shifter)와 일부 수동부품을 기판 위에 내장하여 구현한 퀸트플렉서
6 6
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조에서 디스크리트(Discrete) 수동 소자나 필터칩을 패키징 기판 속에 내장하여 구현한 퀸트플렉서
7 7
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 저온 동시 소성 세라믹(low temperature co-fired ceramic) 적층기판에 인덕터와 커패시터를 내장하여 구현한 퀸트플렉서
8 8
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 유기기판 혹은 동박적층기판 등에 인덕터와 커패시터를 내장하여 구현한 퀸트플렉서
9 9
제 1항에 있어서, 본 발명에서 제안한 동일한 회로구조를 세라믹 적층기파나 유기기판에 인덕터와 커패시터를 내장하여 구현할 경우 회로 특성에 민감한 소자를 디스크리트 수동소자로 대체하여 특성을 튜닝할 수 있는 퀸트플렉서
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.