| 1 |
1
삭제
|
| 2 |
2
플렉서블 기판;상기 플렉서블 기판 상의 제어 게이트 전극;상기 제어 게이트 전극 상의 블로킹 유기 절연층;상기 블로킹 유기 절연층 상에 배치되고, 복수의 나노입자들을 포함하는 전하 트랩층;상기 전하 트랩층 상의 터널링 유기 절연층; 상기 터널링 유기 절연층 상의 유기 반도체층; 및상기 유기 반도체층 상에 서로 이격 배치된, 소오스 전극 및 드레인 전극을 포함하고,상기 전하 트랩층은 상기 블로킹 유기 절연층 상에 상기 복수의 나노입자들을 고정하는 유기 접착층을 포함하는, 플렉서블 유기 메모리 소자
|
| 3 |
3
제 2 항에 있어서, 상기 유기 접착층은 3-아미노프로필트리에톡시실란(APTES)을 포함하는, 플렉서블 유기 메모리 소자
|
| 4 |
4
제 2 항에 있어서, 상기 전하 트랩층은 상기 복수의 나노입자들 상에 캡핑 유기 절연층을 더 포함하는, 플렉서블 유기 메모리 소자
|
| 5 |
5
제 2 항에 있어서, 상기 터널링 유기 절연층 및 상기 블로킹 유기 절연층은 폴리메틸메타크릴레이트(PMMA), 폴리비닐페놀(PVP) 및 폴리비닐알코올(PVA)로 이루어진 군에서 선택된 적어도 하나를 포함하는, 플렉서블 유기 메모리 소자
|
| 6 |
6
삭제
|
| 7 |
7
플렉서블 기판 상에 제어 게이트 전극을 형성하는 단계;상기 제어 게이트 전극 상에 블로킹 유기 절연층을 형성하는 단계;상기 블로킹 유기 절연층 상에, 복수의 나노입자들을 포함하는 전하 트랩층을 형성하는 단계;상기 전하 트랩층 상에 터널링 유기 절연층을 형성하는 단계; 및상기 터널링 유기 절연층 상에 유기 반도체층을 형성하는 단계를 포함하고,상기 전하 트랩층을 형성하는 단계는,상기 블로킹 유기 절연층 상에 유기 접착층을 형성하는 단계; 및상기 유기 접착층 상에 상기 복수의 나노입자들을 형성하는 단계를 포함하는 플렉서블 유기 메모리 소자의 제조방법
|
| 8 |
8
제 7 항에 있어서, 상기 전하 트랩층을 형성하는 단계는,상기 복수의 나노입자들 상에 캡핑 유기 절연층을 형성하는 단계를 더 포함하는 플렉서블 유기 메모리 소자의 제조방법
|
| 9 |
9
제 7 항에 있어서, 상기 블로킹 유기 절연층 및 상기 터널링 유기 절연층 중 적어도 하나는 폴리메틸메타크릴레이트(PMMA), 폴리비닐페놀(PVP) 및 폴리비닐알코올(PVA)로 이루어진 군에서 선택된 적어도 하나를 포함하도록 형성하는, 플렉서블 유기 메모리 소자의 제조방법
|
| 10 |
10
제 9 항에 있어서, 상기 블로킹 유기 절연층 및 상기 터널링 유기 절연층은 상온 내지 200℃ 이하의 온도 범위에서 가교된 폴리비닐페놀(PVP)을 포함하여 형성하는, 플렉서블 유기 메모리 소자의 제조방법
|
| 11 |
11
제 7 항에 있어서, 상기 제어 게이트 전극을 형성하는 단계부터 상기 유기 반도체층을 형성하는 단계들은 상온 내지 180℃ 이하의 온도 범위에서 수행되는, 플렉서블 유기 메모리 소자의 제조방법
|
| 12 |
12
제 7 항에 있어서, 상기 유기 반도체층 상에, 소오스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는, 플렉서블 유기 메모리 소자의 제조방법
|
