1 |
1
기판,상기 기판 위에 위치하는 게이트 전극,상기 게이트 전극 위에 위치하는 게이트 절연막,상기 게이트 절연막 위에 위치하는 반도체층,상기 반도체층 위에 위치하고 서로 마주보는 소스 전극 및 드레인 전극,상기 소스 전극과 상기 드레인 전극 사이에 위치하는 플로팅 금속층 그리고상기 소스 전극, 상기 드레인 전극, 및 상기 플로팅 금속층을 덮는 보호막을 포함하고,상기 플로팅 금속층은 전기적으로 부유되어 있는 박막 트랜지스터 표시판
|
2 |
2
제1항에서,상기 플로팅 금속층은 상기 반도체층의 채널부와 중첩하는 박막 트랜지스터 표시판
|
3 |
3
제2항에서,상기 플로팅 금속층은 상기 반도체층 바로 위에 위치하는 박막 트랜지스터 표시판
|
4 |
4
제3항에서,상기 플로팅 금속층은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 위치하는 박막 트랜지스터 표시판
|
5 |
5
제4항에서,상기 플로팅 금속층은 섬형으로 형성된 박막 트랜지스터 표시판
|
6 |
6
제5항에서,상기 반도체층 내에서 전류 이동 경로는 W 모양을 형성하는 박막 트랜지스터 표시판
|
7 |
7
제2항에서,상기 플로팅 금속층과 상기 반도체층 사이에 위치하는 식각 방지막을 더 포함하는 박막 트랜지스터 표시판
|
8 |
8
제7항에서,상기 식각 방지막의 양쪽 가장자리에서 각각 상기 소스 전극과 상기 드레인 전극과 중첩하는 박막 트랜지스터 표시판
|
9 |
9
제8항에서,상기 플로팅 금속층은 상기 소스 전극 및 상기 드레인 전극과 동일한 층에 위치하는 박막 트랜지스터 표시판
|
10 |
10
제9항에서,상기 플로팅 금속층은 섬형으로 형성된 박막 트랜지스터 표시판
|
11 |
11
제10항에서,상기 반도체층 내에서 전류 이동 경로는 W 모양을 형성하는 박막 트랜지스터 표시판
|
12 |
12
제1항에서,상기 반도체층은 산화물 반도체로 형성하는 박막 트래지스터 표시판
|
13 |
13
제12항에서,상기 플로팅 금속층은 상기 반도체층의 페르미 레벨보다 높은 레벨을 갖는 물질인 박막 트랜지스터 표시판
|
14 |
14
기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 산화물 반도체층을 형성하는 단계,상기 산화물 반도체층 위에 서로 마주보도록 소스 전극, 드레인 전극 및 상기 소스 전극과 상기 드레인 전극 사이에 플로팅 금속층을 형성하는 단계,상기 소스 전극, 상기 드레인 전극, 및 상기 플로팅 금속층을 덮도록 보호막을 형성하는 단계를 포함하고,상기 플로팅 금속층은 전기적으로 부유되도록 형성하는 박막 트랜지스터 표시판 제조 방법
|
15 |
15
제14항에서,상기 플로팅 금속층은 상기 산화물 반도체층의 채널부와 중첩하도록 형성하는 박막 트랜지스터 표시판 제조 방법
|
16 |
16
제15항에서,상기 플로팅 금속층은 상기 산화물 반도체층 바로 위에 형성하는 박막 트랜지스터 표시판 제조 방법
|
17 |
17
제16항에서,상기 플로팅 금속층은 상기 소스 전극 및 상기 드레인 전극과 동일한 공정 단계에서 형성하는 박막 트랜지스터 표시판 제조 방법
|
18 |
18
제15항에서,상기 플로팅 금속층과 상기 산화물 반도체층 사이에 식각 방지막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판 제조 방법
|
19 |
19
제18항에서,상기 플로팅 금속층은 상기 소스 전극 및 상기 드레인 전극과 동일한 공정 단계에서 형성하는 박막 트랜지스터 표시판 제조 방법
|
20 |
20
제19항에서,상기 식각 방지막의 양쪽 가장자리에 각각 상기 소스 전극과 상기 드레인 전극이 중첩하도록 형성하는 박막 트랜지스터 표시판 제조 방법
|