| 1 |
1
결정립 경계가 채널 내에 존재하는 소자의 커패시턴스-전압 특성을 검출하는 C-V특성 검출부와, 상기 검출된 커패시턴스-전압 특성을 기반으로 공핍영역을 형성할 수 있는 크기에 해당하는 게이트 전압이 인가되었을 경우의 커패시턴스 값을 추출하는 커패시턴스 값 추출부와,상기 추출된 커패시턴스 값으로부터 결정립 경계의 위치에 의존하여 변하는 공핍 커패시턴스를 분리 추출하는 공핍 커패시턴스 추출부와,상기 분리 추출된 공핍 커패시턴스로부터 유효한 공핍 영역의 폭을 산출하여 공핍층의 두께로부터 결정립 경계의 수직방향 위치를 산출하는 결정립계 위치 산출부를 포함하여 구성되는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 장치
|
| 2 |
2
제 1 항에 있어서, 상기 C-V특성 검출부는 측정을 위한 다결정 박막 트랜지스터의 커패시턴스-전압 특성을 각각 검출한 후, 미리 저장되어 있는 다결정 박막 트랜지스터에서 결정립 경계가 존재하지 않는 경우의 커패시턴스-전압 특성과 비교하여 두 커패시턴스-전압 특성 간의 차를 산출하는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 장치
|
| 3 |
3
(A) C-V특성 검출부를 통해 결정립 경계가 채널 내에 존재하는 소자의 커패시턴스-전압 특성을 검출하는 단계와,(B) 상기 검출된 커패시턴스-전압 특성을 통해 측정된 다결정 박막 트랜지스터에 결정립 경계가 존재하는 것으로 판단되면, 커패시턴스 값 추출부를 통해 공핍영역을 형성할 수 있는 크기에 해당하는 게이트 전압이 인가되었을 경우의 커패시턴스 값을 추출하는 단계와,(C) 공핍 커패시턴스 추출부를 통해 상기 추출된 커패시턴스 값으로부터 결정립 경계의 위치에 의존하여 변하는 공핍 커패시턴스를 분리하여 추출하는 단계와,(D) 결정립계 위치 산출부에서 상기 분리 추출된 공핍 커패시턴스로부터 유효한 공핍 영역의 폭을 산출하여 공핍층의 두께로부터 결정립 경계의 수집방향 위치를 산출하는 단계를 포함하여 이루어지는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 방법
|
| 4 |
4
제 3 항에 있어서, 상기 (A) 단계는측정을 위한 다결정 박막 트랜지스터의 커패시턴스-전압 특성을 검출하는 단계와,상기 검출된 커패시턴스-전압 특성을 미리 저장되어 있는 다결정 박막 트랜지스터에서 결정립 경계가 존재하지 않는 경우의 커패시턴스-전압 특성과 비교하여 두 커패시턴스-전압 특성 간의 차를 산출하는 단계와,상기 산출된 두 커패시턴스-전압 특성 간의 차가 임의의 값 이상이면 측정된 다결정 박막 트랜지스터에 결정립 경계가 존재하는 것으로 판단하는 단계를 포함하여 이루어지는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 방법
|
| 5 |
5
제 3 항에 있어서, 상기 (B) 단계는인가되는 게이트 전압이 온인 상태에서는 공핍층의 두께(XGB) 감소에 의한 C-V 실제 이동 결정립 경계 트랩의 영향으로 채널을 충전시키기 위한 게이트 전압이 증가하고,인가되는 게이트 전압이 오프인 상태에서는 공핍층의 두께(XGB) 감소에 의한 커패시턴스의 공핍(Cmin)이 증가하여, 공핍층의 두께(XGB)가 작을수록 커패시턴스의 공핍(Cmin)은 증가하는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 방법
|
| 6 |
6
제 3 항에 있어서, 상기 (C) 단계는채널을 공핍시키는 게이트 전압이 인가(flat band voltage 이상)되었을 때, 커패시턴스 값으로부터 옥사이드 커패시턴스를 분리하는 단계와,상기 분리된 옥사이트 커패시턴스를 통해 공핍 커패시턴스를 구하는 단계를 포함하여 이루어지는 것을 특징으로 하는 수직방향 결정립 경계 위치를 추적하는 방법
|
