| 1 |
1
다중 비트 저장이 가능한 비휘발성 메모리 셀로서,
(1) 하드 마스크 패턴을 마스크로 하여 포토리소그래픽(photo lithographic) 또는 전자빔(e-beam) 공정에 의해 실리콘 기판의 중앙을 기준으로 양 측부에 소스/드레인 영역을 각각 형성할 'I'자 형태의 활성 핀(fin)을 패터닝하는 단계;
(2) 상기 하드 마스크 패턴을 제거한 후, 산화막(field oxide)을 증착시키고, 습식 식각으로 소자를 절연시키는 단계;
(3) 상기 소스/드레인 영역을 형성할 'I'자 형태의 활성 핀 영역에 제1 산화막을 형성하는 단계;
(4) 폴리실리콘을 증착(deposition)하고, 상기 증착된 폴리실리콘에 하드 마스크 패턴을 마스크로 하여 'T'자 형태의 게이트를 패터닝하는 단계;
(5) 상기 형성된 'T'자 형태의 게이트 영역에 제2 산화막을 형성하는 단계;
(6) 상기 제1 산화막과 상기 제2 산화막 사이에 전하 포획층을 형성하는 단계;
(7) 상기 소스/드레인 영역에 비소(As+) 이온을 주입하여 도핑하는 단계; 및
(8) 상기 게이트 영역과 상기 전하 포획층을 CMP 공정을 통해 분리하는 단계에 의해 제조되며,
SONOS 타입의 2개의 'T'자 형상의 게이트 전극과, 상기 2개의 게이트 전극 사이에 형성된 'I'자 형상의 FinFET를 가지되,
상기 2개의 'T'자 형상의 게이트 전극은, 제1 게이트인 인터 게이트(inter gate)와 제2 게이트인 노말 게이트(normal gate)로 구성되고, 상기 인터 게이트는 게이트 전극과 소스/드레인 전극 사이에 수평 방향으로 기록하는 역할을 하며, 얇은 게이트-스택 등가 산화막 두께(gate-stack equivalent oxide thickness; gate-stack EOT)를 이용한 것을 특징으로 하는 다중 비트 저장이 가능한 비휘발성 메모리 셀
|
| 2 |
2
삭제
|
| 3 |
3
제1항의 다중 비트 저장이 가능한 비휘발성 메모리 셀을 기록, 삭제 및 독출하는 구동 방법에 있어서, 상기 독출(read) 방법은,
드레인 전극 부근에 저장된 전하에 의해 증가된 게이트 유발 드레인 누설(Gate Induced Drain Leakage; GIDL) 전류에 의해 저장된 전하를 구분하여 내용을 독출하는 것을 특징으로 하는 다중 비트 저장이 가능한 비휘발성 메모리 셀의 구동 방법
|
| 4 |
4
제3항에 있어서, 상기 기록(program) 방법은,
게이트와 드레인의 중첩된 부분을 통하여 전하들을 주입하기 위하여 상기 게이트에 양의 전압을 인가하고, 상기 드레인에 음의 전압을 인가하는 변형된 파울러 노드하임 터널링(F-N 터널링, Fowler-Nordheim tunneling) 방법을 이용하여 수평 방향으로 기록을 수행하는 것을 특징으로 하는 다중 비트 저장이 가능한 비휘발성 메모리 셀의 구동 방법
|
| 5 |
5
제3항에 있어서, 상기 삭제(erase) 방법은,
BBHHI(Band-to-Band Hot Hole Injection) 방법을 이용하여 게이트와 기판의 중첩된 영역을 통하여 수직 방향으로 삭제를 수행하는 것을 특징으로 하는 다중 비트 저장이 가능한 비휘발성 메모리 셀의 구동 방법
|
