맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

분산 환경에서의 ＦＰＧＡ 설계 검증 시스템

  • 기술번호 : KST2015202337
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 네트워크를 통해 연결되는 다수의 FPGA 개발환경을 구축하여 FPGA 설계를 검증하기 위한 하드웨어의 제한을 극복할 수 있는 검증 시스템에 관한 것으로, FPGA가 장착된 보드가 내장 또는 외장 연결되는 검증 서버; 상기 검증 서버와 분산 네트워크를 통해 연결되며, FPGA emulator가 실행되어 상기 FPGA에 검증하고자 하는 반도체의 설계 회로를 에뮬레이션하는 제 1 클라이언트; 상기 검증 서버와 분산 네트워크를 통해 연결되며, Logic simulator가 실행되어 상기 FPGA에 검증하고자 하는 반도체의 논리동작을 시뮬레이션하는 제 2 클라이언트; 및 상기 검증 서버와 분산 네트워크를 통해 연결되며, Verilog를 통해 상기 FPGA에 검증하고자 하는 동작을 프로그래밍하는 제 3 클라이언트를 포함하여 개발한 반도체의 설계를 검증하도록 한다. 이에 따라 다수의 FPGA 개발 환경이 네트워크를 통해 분산되어 FPGA의 설계를 검증하기 위한 하드웨어적인 제한을 극복하고, 개발기간을 단축시킬 수 있으며, 시스템의 설치 위치의 제약이나 시스템 크기의 제약을 극복할 수 있으며, 빠른 시간 내에 설계 검증이 수행될 수 있는 장점이 있다.
Int. CL G06F 9/455 (2006.01) G06F 15/16 (2006.01) G06F 11/22 (2006.01)
CPC
출원번호/일자 1020100067829 (2010.07.14)
출원인 한국산업기술대학교산학협력단
등록번호/일자 10-1106059-0000 (2012.01.09)
공개번호/일자
공고번호/일자 (20120118) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.07.14)
심사청구항수 3

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국산업기술대학교산학협력단 대한민국 경기도 시흥시 산기대학로

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최종필 대한민국 경기도 용인시 기흥구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인충정 대한민국 서울특별시 강남구 역삼로***,*층(역삼동,성보역삼빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국산업기술대학교산학협력단 대한민국 경기도 시흥시 산기대학로
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2010.07.14 수리 (Accepted) 1-1-2010-0453666-16
2 선행기술조사의뢰서
Request for Prior Art Search		 2011.07.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2011.08.18 수리 (Accepted) 9-1-2011-0069665-17
4 의견제출통지서
Notification of reason for refusal		 2011.09.26 발송처리완료 (Completion of Transmission) 9-5-2011-0545662-06
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.11.28 수리 (Accepted) 1-1-2011-0941940-25
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.11.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0941938-33
7 등록결정서
Decision to grant		 2011.12.28 발송처리완료 (Completion of Transmission) 9-5-2011-0776382-78
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.05.30 수리 (Accepted) 4-1-2014-0066577-70
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
FPGA가 장착된 보드가 내장 또는 외장 연결되는 검증 서버;상기 검증 서버와 분산 네트워크를 통해 연결되며, FPGA emulator가 실행되어 상기 FPGA에 검증하고자 하는 반도체의 설계 회로를 에뮬레이션하는 제 1 클라이언트;상기 검증 서버와 분산 네트워크를 통해 연결되며, Logic simulator가 실행되어 상기 FPGA에 검증하고자 하는 반도체의 논리동작을 시뮬레이션하는 제 2 클라이언트; 및상기 검증 서버와 분산 네트워크를 통해 연결되며, Verilog를 통해 상기 FPGA에 검증하고자 하는 동작을 프로그래밍하는 제 3 클라이언트를 포함하여 개발한 반도체의 설계를 검증하고,상기 검증 서버는 상기 제 1 내지 제 3 클라이언트에 대한 정보를 인덱스한 메타 테이블 및 상기 메타테이블 각각에 대한 상세한 정보를 갖는 상세정보 테이블을 포함하는 것을 특징으로 하는 분산 에뮬레이터 환경에서의 FPGA 설계 검증 시스템
2 2
제 1 항에 있어서,상기 검증 서버는, 상기 제 1 내지 제 3 클라이언트에서 적어도 하나 이상의 검증이 이루어지도록 제어하는 클럭 제너레이터를 포함하는 분산 에뮬레이터 환경에서의 FPGA 설계 검증 시스템
3 3
제 1 항에 있어서,상기 검증 서버는, 상기 제 1 내지 제 3 클라이언트에 구비된 FPGA emulator, Logic simulator 및 Verilog를 동기화하는 동기화 모듈을 포함하는 분산 에뮬레이터 환경에서의 FPGA 설계 검증 시스템
4 4
삭제
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2012008680 WO 세계지적재산권기구(WIPO) FAMILY
2 WO2012008680 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2012008680 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
2 WO2012008680 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.