| 1 |
1
트랜지스터의 문턱 전압 이동을 시뮬레이션하는 방법에서,트랜지스터의 오류인자에 의한 문턱전압 이동 수식을 이용하여 오류인자의 안정상태 분포 수식과 계수 보정 수식을 유도하는 단계; 시정수 보정 수식을 유도하는 단계; 및상기 문턱전압 이동 수식과 오류인자의 안정상태 분포 수식, 계수 보정 수식, 시정수 보정 수식의 계수들을 파라미터를 이용하여 상기 트랜지스터의 문턱 전압 이동을 계산하는 시뮬레이션을 수행하는 단계를 포함하되,상기 단계들에서,nt는 문턱전압을 유발시키는 끊어진 분자 간 결합 또는 전하의 포획을 포함하는 오류인자 개수, Rf는 오류인자를 발생시키는 반응에 대한 계수, Rb는 오류인자를 감소시키는 반응에 대한 계수, Nt는 발생 가능한 전체 오류인자의 개수라고 할 때,(수학식 4)의 운동방정식으로 나타낼 수 있고, nt(t0)는 구동전압 또는 온도가 마지막으로 변한 시점 t0에서 이미 발생한 오류인자의 개수이며, 안정상태 값 nt(∞)는 트랜지스터가 t에서의 구동환경을 유지하며 안정상태(steady-state)에 도달할 때 발생하는 오류인자의 개수라고 할 때, 고유의 에너지 장벽에서 상기 운동방정식의 해는,(수학식 5)이고,이때, (수학식 6)이고,EB는 터널링(tunneling) 에너지 장벽이고, ν는 상수이며, E0는 구동 온도가 포함된 상수라고 할 때, (수학식 7)의 수학식으로 표현되고,트랜지스터 전체의 문턱전압 이동은 각 반응그룹 Gi에 속한 오류인자 nt,i를 모두 더하여 계산할 수 있으며, 이를 수학식으로 나타내면, (수학식 8)이며, 일련의 반응그룹들이 재료나 공정의 고유한 특성에 의해 나타나는 것이므로 고유한 특성에 연결된 반응그룹들을 묶어 반응그룹 묶음 Si를 만들고, 복합적인 특성을 지닌 트랜지스터의 문턱전압 이동은 복수개의 반응그룹 묶음 Si에 속한 반응그룹 Gi,j들의 합으로 나타나며, 일반적인 경우에 대한 오류인자에 의한 문턱전압 이동을 수학식으로 나타내면, (수학식 9)인 것임을 특징으로 하는 트랜지스터에서의 문턱 전압 이동 시뮬레이션 방법
|
