| 1 |
1
기판상에 형성된 질화갈륨 버퍼층;상기 질화갈륨 버퍼층 상에 형성된 질화알루미늄갈륨 배리어층;상기 배리어층 상에 서로 이격되게 형성된 소오스 전극 및 드레인 전극;상기 소오스 전극과 상기 드레인 전극 사이의 상기 배리어층 상에 형성된 게이트 전극;상기 배리어층 상에 증착되며 서로 다른 유전상수를 갖는 유전막들이 적층된 복합 패시베이션 유전막; 및상기 게이트 및 상기 드레인 전극 사이의 상기 복합 패시베이션 유전막 상에 형성되며 상기 게이트 전극 또는 상기 소오스 전극과 연결되는 전계 전극을 포함하는 이종접합 전계효과 트랜지스터
|
| 2 |
2
제 1항에 있어서, 상기 복합 패시베이션 유전막은질화실리콘(SiN)막 및 상기 질화실리콘막 보다 유전상수가 낮은 저 유전막이 적층된 구조로 형성된 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 3 |
3
제 2항에 있어서, 상기 저 유전막은산화실리콘(SiO2)막인 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 4 |
4
제 2항에 있어서, 상기 저 유전막은상기 질화실리콘막 보다 두껍게 형성되는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 5 |
5
제 1항에 있어서, 상기 소오스 전극 및 상기 드레인 전극은Ti/Al/Ta/Au 금속 박막 또는 Ti/Al/Ti/Au 금속 박막이 열처리된 합금으로 형성된 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 6 |
6
제 1항에 있어서, 상기 게이트 전극은Ni/Ir/Au 금속 박막이 증착된 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 7 |
7
제 1항에 있어서, 상기 전계 전극은상기 게이트 전극의 상부면에서부터 상기 드레인 전극 측으로 수평 방향으로 연장되게 형성되는 것을 특징으로 하는 이종접합 전계효과 트랜지스터
|
| 8 |
8
기판 상부에 질화갈륨/질화알루미늄갈륨의 이종접합 박막을 형성하는 단계;상기 이종접합 박막 상부에 서로 다른 유전상수를 갖는 유전막들이 적층된 복합 패시베이션 유전막을 형성하는 단계;상기 복합패시베이션 유전막 및 상기 이종접합 박막을 이종접합 계면 아래까지 식각하여 단위 소자별로 분리시키는 단계;상기 이종접합 박막 양단부 상의 상기 복합패시베이션 유전막을 제거하여 소오스 전극 및 드레인 전극을 형성하는 단계; 및상기 소오스 전극과 상기 드레인 전극 사이의 상기 복합패시베이션 유전막을 선택적으로 제거하여 게이트 전극 및 전계 전극을 형성하는 단계를 포함하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 9 |
9
제 8항에 있어서, 상기 복합 패시베이션 유전막을 형성하는 단계는상기 이종접합 박막 상에 질화실리콘막을 형성하는 단계; 및상기 질화실리콘막 상에 상기 질화실리콘막 보다 유전상수가 낮은 저 유전막을 형성하는 단계를 포함하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 10 |
10
제 9항에 있어서, 상기 질화실리콘막을 형성하는 단계는PECVD(Plasma-enhanced Chemical Vapor Deposition) 공정을 이용하여 질화실리콘을 상기 이종접합 박막 상에 증착하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 11 |
11
제 9항에 있어서, 상기 저 유전막은산화실리콘(SiO2)으로 형성되는 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 12 |
12
제 11항에 있어서, 상기 저 유전막은상기 질화실리콘 막 보다 두껍게 형성되는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 13 |
13
제 8항에 있어서, 상기 소오스 전극 및 상기 드레인 전극을 형성하는 단계는상기 이종접합 박막 양단부 상의 상기 복합 패시베이션 유전막을 선택식각하는 단계;상기 식각된 영역에 오믹 콘택 금속을 증착하는 단계; 및상기 오믹 콘택 금속을 열처리하는 단계를 포함하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 14 |
14
제 13항에 있어서, 상기 오믹 콘택 금속을 증착하는 단계는전자빔 증발법(e-beam evaporation)을 이용하여 Ti/Al/Ta/Au 금속 박막 또는 Ti/Al/Ti/Au 금속 박막을 증착시키는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 15 |
15
제 8항에 있어서, 상기 게이트 전극 및 전계 전극을 형성하는 단계는상기 복합 패시베이션 유전막에서 기 정의된 게이트 전극 영역을 선택식각하는 단계;상기 식각된 영역 및 상기 복합 패시베이션 유전막 상에 쇼트키(Schottky) 금속을 증착하는 단계; 및상기 쇼트키 금속을 패터닝하는 단계를 포함하는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
| 16 |
16
제 15항에 있어서, 상기 쇼트키 금속을 증착하는 단계는전자빔 증발법(e-beam evaporation)을 이용하여 Ni/Ir/Au 금속 박막을 증착시키는 것을 특징으로 하는 이종접합 전계효과 트랜지스터 제조 방법
|
