| 1 |
1
듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로에 있어서,출력 클록 신호의 듀티 사이클 에러를 감지하여, 미리 설정된 듀티 사이클 클록을 얻기 위한 아날로그 차동 전압을 생성하여 제1 스테이지 듀티 증폭기 제어신호를 출력하는 아날로그 피드백 루프; 상기 아날로그 피드백 루프에서 출력되는 상기 아날로그 차동 전압을 디지털 비트로 변환시키는 디지털 피드백 블록;상기 아날로그 피드백 루프에서 출력되는 상기 제1 스테이지 듀티 증폭기 제어신호에 따라 입력 클록 신호의 듀티비를 보정하는 제1 스테이지 듀티 증폭기; 및상기 제1 스테이지 듀티 증폭기와 연결되며, 상기 디지털 피드백 블록에서 출력되는 제2 스테이지 듀티 증폭기 제어신호에 따라 상기 제1 스테이지 듀티 증폭기에서 출력되는 신호의 듀티비를 보정하는 제2 스테이지 듀티 증폭기; 를 포함하며, 상기 디지털 피드백 블록은,상기 아날로그 피드백 루프에서 출력되는 아날로그 차동 전압의 차이를 비교하여 출력하는 비교기; 상기 비교기의 출력신호를 디지털 비트로 변환 및 출력하는 가변 주파수 카운터; 상기 가변 주파수 카운터에서 출력되는 디지털 비트를 아날로그 신호로 변환하여 제2 스테이지 듀티 증폭기 제어신호를 출력하는 디지털-아날로그 컨버터를 포함하는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 2 |
2
제1항에 있어서,상기 아날로그 피드백 루프는 차지 펌프를 포함하는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 제1 및 제2 스테이지 듀티 증폭기는 2개의 캐스케이드 차동 증폭기로 구성되는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 5 |
5
제1항에 있어서, 상기 제2 스테이지 듀티 증폭기의 출력단에 설치되며, 상기 제2 스테이지 듀티 증폭기에서 출력되는 신호를 풀-스윙 출력으로 변환하는 레벨 컨버터를 더 포함하는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 6 |
6
제2항에 있어서,상기 아날로그 피드백 루프는 아날로그 듀티 사이클 보정 고정구간 동안에 미리 설정된 듀티 사이클 클록을 얻기 위한 아날로그 차동 전압을 생성한 후, 상기 아날로그 차동 전압은 상기 디지털 피드백 블록에 의해 균등화되는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 7 |
7
제1항에 있어서,상기 가변 주파수 카운터는 동작 주파수의 변화에 따라 제1 조정 모드와 제2 조정 모드로 작동되는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 8 |
8
제7항에 있어서,상기 제1 조정 모드는 상기 제2 조정 모드에 비하여 상기 가변 주파수 카운터의 동작 주파수가 높은 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 9 |
9
제7항에 있어서,상기 가변 주파수 카운터는 상기 제1 조정 모드로 작동한 후, 상기 제1 조정 모드가 완료되면 상기 제2 조정 모드로 작동하는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
| 10 |
10
제9항에 있어서,상기 가변 주파수 카운터는 상기 제1 조정 모드에서 상기 제1 스테이지 듀티 증폭기 제어신호를 입력 클록 주파수의 1/8에 해당하는 동작 주파수에 의해서 디지털 비트로 변환하며, 상기 가변 주파수 카운터는 상기 제2 조정 모드에서는 상기 제1 조정 모드에서의 동작 주파수를 1/4로 분주한 동작 주파수를 이용하는 것을 특징으로 하는 듀얼 피드백 루프를 포함한 하이브리드 듀티 사이클 보정회로
|
