1 |
1
연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로에 있어서,출력 클록 신호의 듀티 사이클 에러를 감지하여, 에러 제거를 위한 듀티 사이클 제어 정보를 저장하고, 상기 듀티 사이클 제어 정보에 따른 아날로그 차동 제어 전압을 생성하여 출력하는 아날로그 피드백 루프; 상기 아날로그 피드백 루프에서 출력되는 상기 아날로그 차동 제어 전압을 이용하여 상기 듀티 사이클 제어 정보를 연속 근사 레지스터(SAR)를 이용하여 디지털 비트로 변환하여 저장하고, 디지털 차동 제어 전압을 생성하여 출력하는 디지털 피드백 블록; 및상기 아날로그 피드백 루프와 상기 디지털 피드백 블록에서 각각 출력되는 상기 아날로그 차동 제어 전압과 상기 디지털 차동 제어 전압을 입력받아 입력 듀티 사이클을 보정하는 듀티 증폭기;를 포함하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
2 |
2
제1항에 있어서,상기 디지털 피드백 블록은,상기 아날로그 피드백 루프에서 출력되는 상기 아날로그 차동 제어 전압의 차이를 비교하여 하이 또는 로우의 디지털 전압을 출력하는 비교기;상기 비교기의 출력 신호를 이진 탐색 방식을 이용하여 디지털 비트로 변환하여 출력하는 연속 근사 레지스터; 및상기 연속 근사 레지스터에서 출력되는 디지털 비트를 아날로그 신호로 변환하여 디지털 차동 제어 전압을 출력하는 디지털 아날로그 컨버터;를 포함하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
3 |
3
제2항에 있어서, 상기 연속 근사 레지스터는 각 비트값을 결정하기 위하여 최상위 비트로부터 순서대로 하위 비트쪽으로 수정하여 상기 디지털 아날로그 컨버터에서 출력되는 디지털 차동 제어 전압 상기 비교기에 입력되는 아날로그 차동 제어 전압에 근사시키는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
4 |
4
제1항에 있어서, 상기 아날로그 피드백 루프는 차지 펌프를 포함하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
5 |
5
제1항에 있어서, 상기 듀티 증폭기는 싱글 스테이지 듀티 증폭기 또는 2 스테이지 듀티 증폭기를 이용하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
6 |
6
제5항에 있어서, 상기 2 스테이지 듀티 증폭기는 2개의 캐스케이드 차동 증폭기로 구성되는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
7 |
7
제1항에 있어서, 상기 듀티 증폭기의 출력단에 설치되어, 상기 듀티 증폭기의 보정된 스몰-스윙 출력 클록을 풀-스윙 출력으로 변환하여 출력하는 레벨 컨버터를 더 포함하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
8 |
8
제7항에 있어서, 상기 레벨 컨버터의 출력단에 설치되며, 상기 레벨 컨버터의 출력 신호를 입력받아 전류 구동 능력을 증가시켜 출력 클록 신호를 출력하는 클록 트리부를 더 포함하는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|
9 |
9
제1항에 있어서,상기 아날로그 피드백 루프는 아날로그 듀티 사이클 보정 구간 동안에 상기 아날로그 차동 제어 전압을 생성한 후, 상기 디지털 피드백 블록의 동작에 따라 상기 아날로그 차동 제어 전압은 점차 균등화 되며, 상기 디지털 피드백 블록의 동작이 완료되는 시점에 상기 아날로그 차동 제어 전압은 완전히 균등화되는 것을 특징으로 하는 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
|