| 1 |
1
복수개의 피드백 듀티비 보정부를 포함하며, 각 피드백 듀티비 보정부는 입력 클록 신호의 상승 시간 또는 하강 시간을 제어하여 상기 입력 클록 신호의 지연 시간을 조절함으로써 듀티비를 보정하는 피드백 듀티비 보정 유닛;출력 클록 신호를 입력받아, 상기 입력 클록 신호의 듀티비를 판단한 후, 상기 피드백 듀티비 보정 유닛의 동작을 제어하기 위한 디지털 비교 신호를 출력하는 듀티비 검출기; 및 상기 듀티비 검출기의 디지털 비교 신호를 입력받아 2진 검색 모드를 이용하여 상기 피드백 듀티비 보정 유닛의 듀티비 보정을 제어하기 위한 디지털 출력 비트를 생성하는 가변 연속 근사 레지스터;를 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 2 |
2
제1항에 있어서,상기 가변 연속 근사 레지스터로부터 출력되는 디지털 출력 비트를 입력받아 디지털 비트로 변환하여 출력하는 디코더를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 3 |
3
제2항에 있어서,상기 가변 연속 근사 레지스터로부터 생성된 디지털 출력 비트의 값에 따라, 상기 디코더를 통하여 출력되는 디지털 비트를 선택적으로 상기 피드백 듀티비 보정 유닛에 입력하는 멀티플렉서를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 4 |
4
제1항에 있어서,상기 피드백 듀티비 보정 유닛의 후단에 배치되며, 상기 피드백 듀티비 보정 유닛에서 출력되는 듀티비 보정된 클록을 입력받아 출력단으로 출력시키는 버퍼를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 5 |
5
제1항에 있어서,상기 듀티비 검출기는,상기 입력 클록 신호의 듀티비에 따라 아날로그 차동 제어 전압(V/Vb)을 생성하는 차지펌프; 및상기 차지펌프의 후단에 배치되며, 상기 차지펌프로부터 출력되는 아날로그 차동 제어 전압(V/Vb)의 크기를 비교하여, 비교 결과를 디지털값으로 출력하는 비교기;를 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 6 |
6
제1항에 있어서,각 피드백 듀티비 보정부는,상기 입력 클록 신호를 입력받아 반전 신호를 출력하는 제1 인버터;복수개의 지연시간 조절기로 구성된 지연시간 조절부; 및 상기 지연시간 조절부의 후단에 연결되는 제2 인버터를 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 7 |
7
제6항에 있어서,상기 제2 인버터의 입력단은 상기 제1 인버터의 출력단에 연결되어, 상기 제1 인버터의 출력 신호를 입력받고, 상기 제2 인버터의 출력단은 상기 지연시간 조절부의 제어단에 연결되고, 상기 지연 시간 조절부는 스위칭 트랜지스터를 포함하며, 상기 스위칭 트랜지스터의 온, 오프 동작에 의해 전류량을 제어하여 상기 입력 클록 신호의 상승 시간 또는 하강 시간을 조절하여 상기 입력 클록 신호의 듀티비를 보정하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 8 |
8
제7항에 있어서,각 지연시간 조절기는 2개의 P타입 스위칭 트랜지스터와 2개의 N타입 스위칭 트랜지스터로 구성되는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 9 |
9
제6항에 있어서,상기 복수개의 지연시간 조절기 중 임의의 지연시간 조절기들 사이에 배치되는 적어도 한 쌍의 인버터를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 10 |
10
제1항에 있어서,상기 듀티비 검출기로부터 수신한 결과를 기초로 상기 입력 클록 신호의 듀티비와 각 피드백 듀티비 보정부의 듀티비 보정 범위를 비교하여, 각 피드백 듀티비 보정부를 듀티비 보정 모드로 작동시킬지 또는 버퍼 모드로 작동시킬지를 판단하는 동작을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로
|
| 11 |
11
제1항 내지 제10항 중 어느 한 항에 따른 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로의 제어방법으로서,출력 클록 신호의 듀티비를 입력받아, 출력 클록 신호의 듀티비를 검출하는 단계;검출된 입력 클록 신호의 듀티비를 기초로 입력 클록 신호의 듀티비를 검출하고 검출된 결과를 가변 연속 근사 레지스터로 전송하는 단계;상기 가변 연속 근사 레지스터의 2진 검색을 통하여 듀티비 검출기로부터 수신한 결과를 기초로 듀티비 보정에 필요한 디지털 비트를 검색하는 단계; 및상기 가변 연속 근사 레지스터를 통해 출력된 디지털 비트에 의해 입력 클록 신호의 듀티비를 50%로 보정하는 단계;를 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로의 제어방법
|
| 12 |
12
제11항에 있어서,상기 가변 연속 근사 레지스터의 2진 검색을 통하여 첫 번째로 출력되는 최상위 비트가 검출된 입력 클록 신호의 듀티비에 따라 멀티플렉서를 제어하여 상승 시간과 하강 시간 중 어느 한 가지를 선택하여 제어할지 판단하는 단계; 및상기 가변 연속 근사 레지스터의 2진 검색을 통하여 두 번째로 검색되는 비트는 검출된 입력 클록 신호의 듀티비 에러 크기에 따라 디코더 내부에서 작용하여 필요한 피드백 듀티비 보정부의 개수를 판단하는 단계;를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로의 제어방법
|
| 13 |
13
제12항에 있어서,상기 가변 연속 근사 레지스터의 2진 검색 완료 후 상기 가변 연속 근사 레지스터를 순차 검색 모드로 동작 전환하여 폐-루프를 형성하고 동작을 완료하는 단계를 더 포함하는 것을 특징으로 하는 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로의 제어방법
|
