| 1 |
1
입력 클록과 출력 클록 사이의 위상 차이를 비교하여 위상 반전 록킹 알고리즘의 사용 여부를 제어하는 위상 반전 록킹 제어회로; 입력 클록을 입력받아 반전시킨 후, 반전된 입력 클록을 출력시키는 인버터;상기 입력 클록과 상기 인버터를 통하여 출력된 반전된 입력 클록을 입력 신호로 입력받으며, 상기 위상 반전 록킹 제어회로의 제어 신호에 따라 상기 입력 클록을 출력시키거나 또는 반전된 입력 클록을 출력시키는 멀티플렉서; 및 상기 멀티플렉서의 출력단에 연결되며, 상기 멀티플렉서의 출력신호를 입력받아 위상 동기화를 수행하는 위상 동기화부;를 포함하며,상기 위상 동기화부는,상기 멀티플렉서에서 출력되는 입력 클록 또는 반전된 입력 클록을 입력받아, 입력 클록과 출력 클록 사이의 위상 에러를 감소시키는 디지털 제어 지연라인을 포함하며, 상기 디지털 제어 지연 라인은,피드백 지연 유닛 기반의 격자 지연 유닛으로 구성된 제1 코오스(Coarse) 지연 라인; 상기 제1 코오스 지연 라인의 후단에 연결되며, 격자 지연 유닛으로 구성된 제2 코오스(Coarse) 지연 라인; 및 상기 제2 코오스 지연 라인의 후단에 연결되며, 피드백 지연 유닛 기반의 파인(Fine) 지연 라인;을 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 2 |
2
제1항에 있어서,상기 위상 반전 록킹 제어회로는 상기 입력 클록과 출력 클록 사이의 위상 차이를 비교하여, 양자의 위상 차이가 입력 클록의 반 주기 이상인 경우 위상 반전 록킹 알고리즘을 사용하도록 제어하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 3 |
3
제1항에 있어서,상기 위상 반전 록킹 제어회로는, 최초의 입력 클록과 출력 클록의 상승에지 발생을 검출하여 위상 반전 판단부 동작의 개시를 제어하는 클록 발생 검출부; 및상기 클록 발생 검출부의 제어에 따라 동작을 개시하며, 상기 입력 클록과 출력 클록 사이의 위상 차이가 입력 클록의 반 주기 이상인 경우 위상 반전 록킹 알고리즘을 사용하도록 상기 멀티 플렉서를 제어하는 위상 반전 판단부;를 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 위상 동기화부는,상기 입력 클록과 출력 클록 사이의 위상을 비교하여, 가변 연속 근사 레지스터의 출력 디지털 비트 검색을 제어하는 위상 비교 신호(Comp)를 생성하며, 록 여부를 판단하여 가변 연속 근사 레지스터 제어회로를 제어하는 록 판단 신호(Lock)를 생성하는 위상 검출기;상기 위상 검출기로부터 출력되는 위상 비교 신호(Comp)에 따라 2진 비트 검색 또는 순차 비트 검색을 수행하면서, 입력 클록 신호과 출력 클록 사이의 위상 에러를 제거하기 위한 출력 디지털 비트를 생성하는 가변 연속 근사 레지스터; 및상기 위상 비교 신호 및 록 판단 신호에 따라 상기 가변 연속 근사 레지스터의 리셋, 유효 출력 비트 수 증가 및 순차 검색 모드로의 모드 전환 동작을 제어하는 가변 연속 근사 레지스터 제어회로;를 더 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서, 입력 클록의 듀티비 에러를 보정하기 위한 듀티비 보정 회로를 더 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 8 |
8
제7항에 있어서,상기 듀티비 보정 회로는,복수개의 피드백 듀티비 보정유닛으로 구성된 피드백 듀티비 보정 유닛을 포함하며, 각 피드백 듀티비 보정유닛은 입력 클록의 상승 시간 또는 하강 시간을 제어하여 입력 클록의 듀티비를 조절하여 출력하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 9 |
9
제8항에 있어서,상기 듀티비 보정 회로는,출력 클록을 입력받아, 출력 클록의 듀티비를 판단하고, 이를 기초로 입력 클록의 듀티비를 판단한 후, 듀티비 보정 회로 가변 연속 근사 레지스터의 2진 검색의 동작을 제어하기 위한 디지털 비교 신호를 출력하는 듀티비 검출기; 및 상기 듀티비 검출기의 듀티비 비교 신호를 입력받아 2진 검색 모드를 이용하여 피드백 듀티비 보정 유닛의 듀티비 보정을 위한 디지털 출력 비트를 생성하여 출력하는 연속 근사 레지스터;를 더 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로
|
| 10 |
10
제1항, 제2항, 제3항, 제5항, 제7항, 제8항 또는 제9항 중 어느 한 항에 따른 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어방법으로서,위상 반전 록킹 알고리즘의 사용 여부를 판단하는 단계;상기 위상 반전 록킹 알고리즘의 사용 여부가 결정되면 입력 클록 또는 반전된 입력 클록이 선택되어 디지털 지연 고정 루프 회로의 입력 클록으로 사용되며, 위상 동기화 과정을 수행하는 단계;를 포함하며, 상기 위상 동기화 과정을 수행하는 단계는,가변 연속 근사 레지스터를 이용하여 2진 검색을 수행하는 단계;입력 클록 또는 반전된 입력 클록과 출력 클록 사이의 위상 에러가 목표 지연 분해능 이내로 제거되었는지 판단하는 단계; 판단 결과, 입력 클록과 출력 클록 사이의 위상 에러가 목표 지연 분해능 이내로 제거된 경우에는 동작을 완료하며, 상기 위상 에러가 목표 지연 분해능 이내로 제거되지 않은 경우에는 최대 유효 출력 디지털 비트를 모두 사용했는지 판단하는 단계;판단 결과, 최대 유효 출력 디지털 비트를 모두 사용하지 않은 경우에는 유효 출력 디지털 비트 수를 1비트만큼 증가시켜 2진 검색 모드를 재시작하고, 최대 유효 출력 디지털 비트를 모두 사용한 경우에는 디지털 지연 고정 루프 회로를 초기화시키는 단계;를 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어방법
|
| 11 |
11
제10항에 있어서,상기 위상 반전 록킹 알고리즘의 사용 여부를 판단하는 단계는,최초의 입력 클록과 출력 클록의 상승에지 발생을 검출하여 위상 반전 판단부의 동작 개시를 제어하는 단계;입력 클록과 출력 클록 사이의 위상 차이를 비교하는 단계; 입력 클록과 출력 클록 사이의 위상 차이가 입력 클록의 반 주기 이상인지 여부를 판단하여 위상 반전 록킹 알고리즘의 사용 여부를 판단하는 단계; 및 위상 반전 록킹 알고리즘을 사용하지 않는 것으로 판단된 경우에는 원래 입력 클록을 디지털 지연 고정 루프 회로의 입력 신호로 선택하며, 위상 반전 록킹 알고리즘을 사용하는 것으로 판단된 경우에는 인버터를 통하여 반전된 입력 클록을 디지털 지연 고정 루프 회로의 입력 신호로 선택하는 단계;를 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어방법
|
| 12 |
12
삭제
|
| 13 |
13
제10항에 있어서,동작 완료 후, 입력 클록과 출력 클록 사이에 위상 차이가 발생했는지 지속적으로 판단하는 단계; 및판단 결과, 입력 클록과 출력 클록 사이에 위상 차이가 발생한 경우, 가변 연속 근사 레지스터는 2진 검색 모드에서 순차 검색 모드로 변환한 후, 위상 차이를 제거하는 단계;를 더 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어방법
|
| 14 |
14
제10항에 있어서,상기 위상 반전 록킹 알고리즘의 사용 여부를 판단하는 단계 이전에 입력 클록의 듀티비를 보정하는 단계를 더 포함하는 것을 특징으로 하는 위상 반전 록킹 알고리즘을 이용한 디지털 지연 고정 루프 회로의 제어방법
|
