| 1 |
1
피드백 지연 소자를 이용한 지연 고정 루프 회로에 있어서,입력 클록신호와 출력 클록신호의 위상 차이에 따라 위상 감지 출력 신호를 발생시키는 위상 감지기;상기 위상 감지기의 출력단에 연결되어, 상기 위상 감지 출력 신호를 수신하고, 전압 제어 지연 라인을 제어하기 위한 제어 전압을 발생시키는 차지 펌프; 및 상기 입력 클록신호에 지연 시간을 추가하여 출력 클록신호를 발생시키는 전압 제어 지연 라인을 포함하며, 상기 전압 제어 지연 라인은,상기 입력 클록신호의 입력단에 연결되어 상기 입력 클록신호를 반전시켜 출력하는 인버터부; 및 상기 인버터부의 출력단에 연결되는 복수개의 피드백 지연 소자(FDE; feedback delay element)를 포함하며, 상기 전압 제어 지연 라인은 상기 차지 펌프로부터 수신한 상기 제어 전압에 따라 지연 시간을 조정하는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 각 피드백 지연 소자는,상기 인버터부의 출력 신호를 입력받아 반전시켜 출력하는 피드백 인버터부;및 상기 입력 클록신호의 지연 시간을 조절하는 지연 시간 제어부를 포함하는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
| 4 |
4
제3항에 있어서, 상기 피드백 인버터부의 입력단은 상기 전압 제어 지연라인의 상기 인버터부의 출력단에 연결되어, 상기 인버터부의 출력 신호를 입력 신호로 수신하고, 상기 피드백 인버터부의 출력단은 상기 지연 시간 제어부의 출력단에 연결되어, 상기 지연 시간 제어부의 제어 전압에 의해 상기 피드백 인버터부의 전류량이 조절되는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
| 5 |
5
삭제
|
| 6 |
6
제3항 또는 제4항에 있어서,상기 각 피드백 지연 소자의 상기 피드백 인버터부는 PMOSFET과 NMOSFET을 포함하며,상기 피드백 인버터부의 PMOSFET의 소스/드레인 단자 일 단은 전원에 연결되고, 타 단은 NMOSFET의 소스/드레인 단자 일 단에 연결되며, 상기 NMOSFET의 소스/드레인 단자 타 단은 접지에 연결되며, 상기 PMOSFET과 NMOSFET의 게이트 단자는 상호 연결되고, 상기 게이트 단자는 상기 인버터부의 출력단에 연결되는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
| 7 |
7
제3항 또는 제4항에 있어서,상기 지연 시간 제어부는 2개의 PMOSFET과 2개의 NMOSFET을 포함하며,상기 지연 시간 제어부의 제1 PMOSFET의 소스/드레인 단자의 일 단은 전원에 연결되고, 타 단은 제2 PMOSFET의 소스/드레인 단자의 일 단과 연결되고, 제2 PMOSFET의 소스/드레인 단자의 타 단은 제1 NMOSFET의 소스/드레인 단자의 일 단과 연결되고, 제2 NMOSFET의 소스/드레인 단자는 제1 NMOSFET의 소스/드레인 단자와 접지에 각각 연결되며, 제2 PMOSFET 및 제1 NMOSFET의 게이트 단자는 제어 전압이 입력 신호로 인가되며, 제1 PMOSFET과 제2 NMOSFET의 게이트 단자는 상호 연결되며, 상기 게이트 단자는 상기 피드백 인버터부의 출력단에 연결되는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
| 8 |
8
제4항에 있어서, 상기 지연 시간 제어부의 제어 전압에 노이즈가 유입되면, 상기 인버터부 출력단의 전압 변화 시간과 상기 피드백 인버터부 출력단의 전압 변화 시간이 합쳐져서 상기 노이즈의 영향이 상쇄되는 것을 특징으로 하는 피드백 지연 소자를 이용한 지연 고정 루프 회로
|
