| 1 |
1
반도체 기판; 및상기 반도체 기판의 일면에 특정 주기를 가지고 상호 연결되게 형성되어 입사광을 상기 반도체 기판의 특정 영역에 집중시키는 투명 전도체 패턴부를 포함하되,상기 투명 전도체 패턴부는 특정 주기를 가지고 상호 분리되어 형성되는 투명 전도체 패턴과,상기 투명 전도체 패턴 상에 형성되고, 상기 투명 전도체 패턴을 전기적으로 연결하는 투명 전도체 코팅을 포함하는 광전소자
|
| 2 |
2
제 1항에 있어서,상기 반도체 기판은 제1 도전형을 가지는 제1 도전형 영역과 상기 제1 도전형과 다른 제2 도전형을 가지는 제2 도전형 영역을 포함하는 광전소자
|
| 3 |
3
삭제
|
| 4 |
4
제1 항에 있어서,상기 투명 전도체 코팅의 높이는 상기 투명 전도체 패턴의 높이의 0
|
| 5 |
5
제1 항에 있어서,상기 투명 전도체 패턴의 폭은 100nm 내지 1000nm 범위인 광전소자
|
| 6 |
6
제1 항에 있어서,상기 투명 전도체 패턴의 수직 단면은 반원 형태, 타원 형태, 삼각형 형태 또는 사다리꼴 형태인 광전소자
|
| 7 |
7
제1 항에 있어서,상기 투명 전도체 패턴의 주기는 상기 투명 전도체 패턴의 폭 보다 큰 광전소자
|
| 8 |
8
제1 항에 있어서,상기 투명 전도체 패턴의 주기는 상기 투명 전도체 패턴의 폭 대비 1
|
| 9 |
9
제1 항에 있어서,상기 투명 전도체 패턴의 높이는 100nm 내지 800nm 범위인 광전소자
|
| 10 |
10
제1 항에 있어서,상기 투명 전도체 패턴과 상기 투명 전도체 코팅은 서로 다른 물질로 형성된 광전소자
|
| 11 |
11
제1 항에 있어서,상기 투명 전도체 패턴부는 ITO(Indium-tin-oxide), AZO(Aluminum-zinc-oxide), 산화주석(tin-oxide), 산화 인듐, Pt, Au 또는 IZO(Indium-zinc-oxide) 중에서 적어도 하나를 포함하는 광전소자
|
| 12 |
12
제1 항에 있어서,상기 반도체 기판은 Si, Ge 또는 GaAs 중에서 적어도 하나를 포함하는 광전소자
|
| 13 |
13
반도체 기판의 일면에 광경화성 수지를 형성하는 단계;상기 광경화성 수지에 몰드를 압착하고 광경화하여 구멍 패턴을 형성하는 단계;상기 구멍 패턴을 통해 상기 반도체 기판 상에 투명 전도체 패턴을 형성하는 단계;상기 광경화성 수지를 제거하는 단계; 및상기 투명 전도체 패턴 상에 투명 전도체 코팅을 형성하는 단계를 포함하는 광전소자 제조 방법
|
| 14 |
14
제13 항에 있어서,상기 광경화성 수지를 형성하기 전에 상기 반도체 기판의 일면과 상기 광경화성 수지 사이에 코팅층을 형성하는 단계와,상기 구멍 패턴을 이용하여 상기 코팅층을 식각하여 상기 반도체 기판을 노출시키는 단계와,상기 코팅층을 제거하는 단계를 더 포함하는 광전소자 제조 방법
|
