맞춤기술찾기

이전대상기술

부저항소자를 이용한 연산증폭기 전압이득 개선방법 및 그방법에 의해 구성된 증폭기

  • 기술번호 : KST2015214477
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 부저항소자를 이용하여 범용 연산증폭기의 전압이득을 크게 증가시키는 방법 및 이 방법에 의하여 구성된 증폭기에 관한 것이다. 본 발명의 방법은 연산증폭기의 출력단에서 출력저항과 병렬로 부저항소자를 연결함으로써 이루어진다. 상기 부저항소자는 교차연결된 인버터를 사용하여 구성하고, 상기 연산증폭기의 정 및 부의 출력노드를 상기 교차연결된 인버터의 입력에 연결한다. 상기 부저항소자는 정규적 CMOS, NMOS 또는 바이폴라 증폭기를 사용하여 구현할 수 있다. 증폭기, 전압이득, 부저항소자
Int. CL H03F 3/45 (2006.01)
CPC H03F 3/45192(2013.01) H03F 3/45192(2013.01) H03F 3/45192(2013.01)
출원번호/일자 1020040077107 (2004.09.24)
출원인 학교법인 성균관대학
등록번호/일자
공개번호/일자 10-2006-0028092 (2006.03.29) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.09.24)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 학교법인 성균관대학 대한민국 서울 종로구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정강민 대한민국 서울 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인정직과특허 대한민국 서울 강남구 선릉로 ***(논현동, 썬라이더빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.09.24 수리 (Accepted) 1-1-2004-0438836-88
2 의견제출통지서
Notification of reason for refusal
2006.04.17 발송처리완료 (Completion of Transmission) 9-5-2006-0213443-09
3 지정기간연장신청서
Request for Extension of Designated Period
2006.06.19 수리 (Accepted) 1-1-2006-0425579-13
4 지정기간연장신청서
Request for Extension of Designated Period
2006.07.18 수리 (Accepted) 1-1-2006-0507654-41
5 명세서등보정서
Amendment to Description, etc.
2006.08.17 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0585579-21
6 의견서
Written Opinion
2006.08.17 수리 (Accepted) 1-1-2006-0585553-45
7 의견제출통지서
Notification of reason for refusal
2006.10.19 발송처리완료 (Completion of Transmission) 9-5-2006-0604256-27
8 지정기간연장신청서
Request for Extension of Designated Period
2006.12.19 수리 (Accepted) 1-1-2006-0940593-44
9 지정기간연장신청서
Request for Extension of Designated Period
2007.01.19 수리 (Accepted) 1-1-2007-0058570-39
10 명세서등보정서
Amendment to Description, etc.
2007.02.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0150247-33
11 의견서
Written Opinion
2007.02.20 수리 (Accepted) 1-1-2007-0150244-07
12 거절결정서
Decision to Refuse a Patent
2007.04.10 발송처리완료 (Completion of Transmission) 9-5-2007-0193262-17
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
연산증폭기의 출력단에서 출력저항과 병렬로 부저항소자를 연결하는 것을 특징으로 하는 부저항소자를 이용한 연산증폭기 전압이득 개선방법
2 2
제 1항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성하는 것을 특징으로 하는 부저항소자를 이용한 연산증폭기 전압이득 개선방법
3 3
제 2항에 있어서, 상기 연산증폭기의 정 및 부의 출력노드를 상기 교차연결된 인버터의 입력에 연결하는 것을 특징으로 하는 부저항소자를 이용한 연산증폭기 전압이득 개선방법
4 4
제 2항에 있어서, 상기 부저항소자는 정규적 CMOS, NMOS 또는 바이폴라 증폭기를 사용하여 구현하는 것을 특징으로 하는 부저항소자를 이용한 연산증폭기 전압이득 개선방법
5 5
1단에 드레인을 입력단으로 하는 입력 트랜지스터의 병렬 구조를 가지며 2단에 증폭기 정 및 부의 차동출력단을 가진 2단 완전차동증폭기에 있어서, 상기 증폭기 정 및 부의 차동출력단 사이에 제1 부저항소자를 삽입한 것을 특징으로 하는 2단 완전차동증폭기
6 6
제 5항에 있어서, 상기 입력 트랜지스터의 드레인 사이에 제2 부저항소자를 추가로 삽입하한 것을 특징으로 하는 2단 완전차동증폭기
7 7
제 5항 또는 제 6항에 있어서, 상기 제1 및 제2 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 2단 완전차동증폭기
8 8
제 7항에 있어서, 상기 제 1 부저항소자의 상기 교차연결된 인버터의 입력단은 증폭기 정 및 부의 차동출력단에 연결되고, 상기 제 1 부저항소자의 상기 교차연결된 인버터의 입력단은 상기 입력 트랜지스터의 드레인에 연결된 것을 특징으로 하는 2단 완전차동증폭기
9 9
p형 및 n형 트랜지스터의 제1 직렬구성과 p형 및 n형 트랜지스터의 제2 직렬구성이 병렬로 연결되고 제1 및 제2 직렬구성의 p형 및 n형 트랜지스터의 접속점이 입력단 회로에 연결된 제1 출력단회로와, p형 및 n형 트랜지스터의 제3 직렬구성과 p형 및 n형 트랜지스터의 제3 직렬구성이 병렬로 연결된 제2 출력단회로를 포함하고, 상기 제1 출력단회로와 제1 출력단회로의 접속점에 증폭기 출력단이 위치하는 캐스코드 연산증폭기에 있어서, 상기 제1 및 제2 직렬구성의 p형 및 n형 트랜지스터의 접속점 사이와, 제3 및 제4 직렬구성의 p형 및 n형 트랜지스터의 접속점 사이 중에서 적어도 하나의 접속점 사이에 부저항소자를 삽입한 것을 특징으로 하는 캐스코드 연산증폭기
10 10
제 9항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 캐스코드 연산증폭기
11 11
p형 트랜지스터 쌍의 제1 직렬구성과 p형 트랜지스터 쌍의 제2 직렬구성이 병렬로 연결된 제1 회로와, n형 트랜지스터 쌍의 제3 직렬구성과 n형 트랜지스터 쌍의 제3 직렬구성이 병렬로 연결되고 제3 및 제4 직렬구성의 각 하나의 트랜지스터가 증폭기 입력단으로 되는 제2 회로를 포함하고, 상기 제1 회로와 제2 회로의 접속점에 증폭기 출력단이 위치하는 텔레스코픽(telescopic) 증폭기에 있어서, 제1 및 제2 직렬구성의 각 트랜지스터의 접속점 사이와, 제3 및 제4 직렬구성의 각 트랜지스터의 접속점 사이 중에서 적어도 하나의 접속점 사이에 부저항소자를 삽입한 것을 특징으로 하는 텔레스코픽 연산증폭기
12 12
제 11항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 텔레스코픽 연산증폭기
13 13
p형 및 n형 트랜지스터의 제1 직렬구성과 p형 및 n형 트랜지스터의 제2 직렬구성이 병렬로 연결되고, 상기 제1 및 제2 직렬구성의 각 트랜지스터의 접속점에 정 및 부의 증폭기 출력단이 위치하는 완전차동구조의 차동증폭기에 있어서, 상기 정 및 부의 증폭기 출력단에 부저항소자를 삽입한 것을 특징으로 하는 완전차동구조의 차동증폭기
14 14
제 13항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 완전차동구조의 차동증폭기
15 15
p형 및 n형 트랜지스터가 직렬 연결되어 있고 n형 트랜지스터가 다이오드 연결된 제1 직렬구성과 p형 및 n형 트랜지스터의 제2 직렬구성이 병렬로 연결되고, 상기 직렬구성의 트랜지스터의 접속점에 증폭기 출력단이 위치하는 싱글엔드(single ended) 구조의 차동증폭기에 있어서, 상기 제1 직렬구성의 n형 트랜지스터의 드레인과 상기 증폭기 출력단에 부저항소자를 삽입한 것을 특징으로 하는 완전차동구조의 차동증폭기
16 16
제 15항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 완전차동구조의 차동증폭기
17 16
제 15항에 있어서, 상기 부저항소자는 교차연결된 인버터를 사용하여 구성한 것을 특징으로 하는 완전차동구조의 차동증폭기
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.