| 1 |
1
반도체 소자의 비아 홀 제조방법에 있어서,기판을 준비하는 제1단계;상기 기판의 상면 및 하면 각각에 비아 홀 형성을 위한 패턴을 형성하는 제2단계;상기 기판의 상측과 하측에서 식각공정을 수행하여, 상기 패턴에 대응되는 기판의 상면과 하면이 관통하는 비아 홀을 형성하는 제3단계;상기 비아 홀에 전도성 페이스트를 충진하여 비아 홀 콘택을 형성하는 제4단계;를 포함하여 이루어진 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 2 |
2
제 1항에 있어서, 상기 기판은,절연기판 또는 전도성기판인 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 3 |
3
제 2항에 있어서, 상기 절연기판은,글라스(glass), 사파이어(Al2O3), 탄화규소(SiC) 및 석영(quartz) 중 어느 하나인 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 4 |
4
제 2항에 있어서, 상기 전도성기판은,실리콘(Si) 또는 ITO(Indium tin oxide)인 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 5 |
5
제 1항에 있어서, 상기 제2단계에서의 기판의 식각은,상기 기판의 상측과 하측에서 각각 하프에칭(half etching)하여 양면 식각하는 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 6 |
6
제 1항 내지 제 5항 중의 어느 한 항에 있어서, 상기 비아 홀은,하부 및 상부의 직경보다 중심부의 직경이 상대적으로 더 작은 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 7 |
7
제 6항에 있어서, 상기 제4단계는,상기 비아 홀의 상측 및 하측을 통하여 전도성 페이스트를 양면 충진하는 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 8 |
8
제 7항에 있어서, 상기 전도성 페이스트는,Ag, Cu, Ni, C, Ag-Pd, Au 및 W 중 어느 하나의 물질을 사용하는 것을 특징으로 하는 비아 홀 콘택 형성을 위한 비아 홀 제조방법
|
| 9 |
9
비아홀이 형성된 반도체 소자에 있어서,기판;상기 기판의 상측 및 하측에서 각각 하프에칭에 의해 소정 패턴 간격으로 형성되며, 하부 및 상부의 직경보다 중심부의 직경이 상대적으로 더 작게 형성된 비아 홀;상기 비아 홀 상측 및 하측에서 전도성 페이스트를 충진하여 형성된 비아 홀 콘택;을 포함하여 구성되는 것을 특징으로 하는 비아홀이 형성된 반도체 소자
|
| 10 |
10
제 9항에 있어서, 상기 기판은,절연기판 또는 전도성기판인 것을 특징으로 하는 비아홀이 형성된 반도체 소자
|
| 11 |
11
제 10항에 있어서, 상기 절연기판은,글라스(glass), 사파이어(Al2O3), 탄화규소(SiC) 및 석영(quartz) 중 어느 하나인 것을 특징으로 하는 비아홀이 형성된 반도체 소자
|
| 12 |
12
제 10항에 있어서, 상기 전도성기판은,실리콘(Si) 또는 ITO(Indium tin oxide)인 것을 특징으로 하는 비아홀이 형성된 반도체 소자
|
| 13 |
13
제 9항에 있어서, 상기 전도성 페이스트는,Ag, Cu, Ni, C, Ag-Pd, Au 및 W 중 어느 하나의 물질을 사용하는 것을 특징으로 하는 비아홀이 형성된 반도체 소자
|
