1 |
1
실리콘 기판 상에 반도체 에피층을 성장하는 방법에 있어서,실리콘(001) 기판 상에 패터닝 공정을 통해 실리콘(001)면이 노출되도록 절연물에 의한 ART(Aspect Ratio Trapping)패턴을 형성하는 제1단계;상기 ART패턴 하부에 습식 식각을 통해 실리콘(111)면이 노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을 형성하는 제2단계;상기 절연물 하측에 실리콘(111)면의 노출이 진행됨에 따른 절연물과 실리콘 계면 상에 언더컷을 형성하는 제3단계; 및상기 ART패턴 영역과 AART패턴 영역 상측으로 반도체층을 성장시키는 제4단계;를 포함하여 이루어지되,상기 ART패턴 영역과 AART패턴 영역 그리고 반도체층 전면에 마스킹 절연막을 형성하고, 상기 ART패턴과 AART패턴 영역 외의 상기 실리콘 기판 상에 상기 제1단계 내지 제4단계를 반복수행하여 다종의 반도체층을 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
2 |
2
제 1항에 있어서, 상기 제1단계의 ART패턴의 형성은,상기 실리콘(001) 기판 상에 절연물을 증착시키고, 상기 절연물을 패터닝하여 상기 실리콘 기판의 일부 영역을 노출시키는 형태로 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
3 |
3
제 2항에 있어서, 상기 AART패턴은,KOH 또는 TMAH에 의한 습식 식각을 통해 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
4 |
4
제 1항에 있어서, 상기 제1단계의 ART패턴의 형성은,상기 실리콘(001) 기판을 패터닝하여 절연물을 증착한 후, 과성장(overgrowth)된 절연물을 CMP 또는 건식식각에 의한 평탄화하고, 상기 ART패턴 영역을 제외한 실리콘(001) 기판 영역 상에 패터닝에 의한 제2절연물을 형성하여 마스킹하고, 습식 식각을 통해 상기 절연물 사이의 실리콘을 제거하여 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
5 |
5
제 4항에 있어서, 상기 AART패턴은,KOH 또는 TMAH에 의한 습식 식각 공정을 상기 ART패턴 형성 공정과 연속적으로 수행하여 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
6 |
6
제 1항에 있어서, 상기 제1단계의 ART패턴의 형성은,상기 실리콘(001) 기판을 패터닝하여 절연물을 증착한 후, 전면을 건식 식각을 통해 절연물을 식각하여 실리콘 측벽에 절연물 스페이서(spacer) 형태로 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
7 |
7
제 6항에 있어서, 상기 AART패턴은,전면에 노출된 실리콘 기판 표면에 패터닝에 의한 제2절연물을 증착하여 마스킹하고, KOH 또는 TMAH에 의한 습식 식각을 통해 형성하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
8 |
8
제 1항 내지 제 7항 중의 어느 한 항에 있어서, 상기 ART패턴은,트렌치 또는 홀 형태로 형성되는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
9 |
9
제 1항에 있어서, 상기 절연물은,SiO2, SiNx, SiOxNy, AlN, HfOx, ZrOx 중에 어느 하나의 물질 또는 상기 물질의 혼합물질을 사용하는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
10 |
10
제 1항에 있어서, 상기 제4단계의 반도체층이 과성장(overgrowth)된 경우, CMP 또는 건식 식각에 의한 평탄화 공정이 더 추가되는 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|
11 |
11
제 1항에 있어서, 상기 반도체는,실리콘과 동일한 다이아몬드 결정구조를 갖거나 또는 Zinc Blende 결정구조를 갖는 물질인 것을 특징으로 하는 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
|