| 1 |
1
서로 분리되어 있는 소스 전극 및 드레인 전극; 상기 소스 전극과 드레인 전극에 각각 접하며, 상기 소스 전극과 상기 드레인 전극 사이의 채널(channel)을 형성하는 유기 반도체층; 상기 소스 전극, 드레인 전극 및 유기 반도체층과 절연된 게이트 전극; 및 상기 게이트 전극을 상기 소스 전극, 드레인 전극 및 유기 반도체층으로부터 절연시키는 게이트 절연막;을 포함하는 유기 박막 트랜지스터(OTFT)로서,
상기 유기 반도체층의 채널에는, 채널 표면 측의 전류 흐름을 방지하기 위하여, 채널의 길이 방향에 대하여 수직하고 유기 반도체층의 높이보다 작은 높이를 갖는 전류 차단부가 형성되어 있는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 2 |
2
제 1 항에 있어서, 상기 전류 차단부는 상기 유기 반도체층의 채널 중 상기 소스 전극과 드레인 전극 사이에 해당하는 부위에 형성되어 있는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 3 |
3
제 1 항에 있어서, 상기 전류 차단부는 유기 반도체층의 높이 방향으로 형성된 슬릿의 형태인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 4 |
4
제 3 항에 있어서, 상기 슬릿은 수평 단면상으로 직선 또는 곡선인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 5 |
5
제 1 항에 있어서, 상기 전류 차단부는 패턴화되어 있는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 6 |
6
제 3 항에 있어서, 상기 슬릿에는 절연성 물질이 삽입되어 있는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 7 |
7
제 1 항에 있어서, 상기 전류 차단부는 절연성 막이 유기 반도체층에 삽입된 구조로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터
|
| 8 |
8
제 1 항에 있어서, 상기 전류 차단부는 절연성 이온 주입막으로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터
|
| 9 |
9
제 1 항에 있어서, 상기 전류 차단부의 높이는 유기 반도체층 채널의 높이(H)에 대하여 30 내지 95%인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 10 |
10
제 1 항에 있어서, 상기 전류 차단부의 하단과 유기 반도체층의 상단 사이의 높이는 10 nm 이상인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 11 |
11
제 1 항에 있어서, 상기 전류 차단부는 채널 길이보다 짧은 범위 내에서 1 nm ~ 6 ㎛의 폭과, 유기 반도체층의 높이보다 짧은 범위 내에서 3 nm ~ 1 ㎛ 의 높이를 갖고, 1 내지 10 개 형성되어 있는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 12 |
12
제 1 항에 있어서, 상기 전류 차단부 폭(w)의 총합은 채널의 총 길이(L)에 대하여 3 내지 40%인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 13 |
13
제 1 항에 있어서, 상기 소스 전극과 드레인 전극 사이의 채널 길이는 20 nm 내지 10 ㎛인 것을 특징으로 하는 유기 박막 트랜지스터
|
| 14 |
14
제 1 항 내지 제 13 항 중 어느 하나에 따른 유기 박막 트랜지스터를 포함하는 유기 박막 트랜지스터 어레이 기판
|
| 15 |
15
유기 반도체층의 채널에, 채널 표면 측의 전류 흐름을 방지하기 위하여, 채널의 길이 방향에 대하여 수직하고 유기 반도체층의 높이보다 작은 높이를 갖는 전류 차단부가 형성되어 있는 유기 박막 트랜지스터의 제조방법으로서,
(1) 소스 전극 및 드레인 전극을 형성하는 단계;
(2) 소스 전극 및 드레인 전극과 접촉되어 채널을 형성하는 유기 반도체층을 형성하는 단계;
(3) 유기 반도체층 상에 전류 차단부를 형성하는 단계; 및
(4) 게이트 전극 및, 상기 게이트 전극을 다른 구성요소로부터 절연시키는 게이트 절연막을 형성하는 단계;
를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 16 |
16
제 15 항에 있어서, 상기 단계(2)의 유기 반도체층의 형성은 상기 단계(1)의 소스 전극 및 드레인 전극을 형성하는 단계 이전 또는 이후에 수행되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 17 |
17
제 15 항에 있어서, 상기 전류 차단부는 유기 반도체 층의 일부를 제거하여 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 18 |
18
제 17 항에 있어서, 상기 전류 차단부는 AFM (atomic force microscopy) 리소그라피로 유기 반도체층의 일부를 제거하여 형성하는 것을 특징으로 하는 제조방법
|
| 19 |
19
제 15 항에 있어서, 상기 전류 차단부는 채널부의 유기 반도체층의 일부를 제거한 후 절연성 물질을 삽입하여 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 20 |
20
제 15 항에 있어서, 상기 전류 차단부는 절연성 박막을 채널부의 유기 반도체층에 삽입하여 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 21 |
21
제 15 항에 있어서, 상기 전류 차단부는 채널부의 유기 반도체층의 상부에서 이온 도핑함으로써 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
