| 1 |
1
태그 송신 장치가 복수의 비트 데이터를 송신하는 방법으로서, 위상 정보 및 직교 정보를 이용하여, 상기 복수의 비트 데이터 중 2비트를 하나의 심볼로 변환하는 단계, 상기 심볼에, 상기 심볼의 주기보다 소정의 배수만큼 빠른 주기를 가지는 구형파를 곱하여, 서브캐리어 신호를 생성하는 단계, 그리고상기 서브캐리어 신호를 리더로 송신하는 단계를 송신 방법
|
| 2 |
2
제1항에 있어서, 상기 변환하는 단계는, 제1 내지 제4 기초 함수를 사용하여, 상기 2비트를 상기 하나의 심볼로 변환하는 단계를 포함하며, 상기 제1 기초 함수와 상기 제4 기초 함수는 위상이 서로 반대이고, 상기 제2 기초 함수와 상기 제3 기초 함수는 위상이 서로 반대이며, 상기 제1 기초 함수와 상기 제2 기초 함수는 서로 직교하는 송신 방법
|
| 3 |
3
제1항에 있어서, 상기 소정의 배수는 2배, 4배, 또는 8배인 송신 방법
|
| 4 |
4
제1항에 있어서, 상기 복수의 비트 데이터 중 유효 데이터의 비트 개수가 홀수인 경우, 상기 유효 데이터의 비트에 더미 비트를 삽입하는 단계를 더 포함하는 송신 방법
|
| 5 |
5
제4항에 있어서, 상기 더미 비트는 1 비트인 송신 방법
|
| 6 |
6
제4항에 있어서, 상기 리더는 상기 더미 비트를 감안하여, CRC(Cyclic Redundancy Check)를 수행하는 송신 방법
|
| 7 |
7
제1항에 있어서, 상기 복수의 비트 데이터 중 유효 데이터의 비트 개수가 홀수인지 짝수인지를 나타내는 신호 끝(End of Signaling)을 상기 복수의 비트 데이터에 삽입하는 단계를 더 포함하는 송신 방법
|
| 8 |
8
태그 송신 장치가 복수의 비트 데이터를 송신하는 방법으로서,위상 정보 및 직교 정보를 이용하여, 상기 복수의 비트 데이터 중 2비트를 제1 심볼로 변환하는 단계, 상기 위상 정보 및 상기 직교 정보를 이용하여, 상기 복수의 비트 데이터 중 2비트를 제2 심볼로 변환하는 단계, 상기 제1 심볼과 상기 제2 심볼을 분할하는 단계, 상기 분할된 제1 심볼에, 제1 링크 주파수를 가지는 구형파를 곱하여, 제1 서브캐리어 신호를 생성하는 단계, 상기 분할된 제2 심볼에, 제2 링크 주파수를 가지는 구형파를 곱하여, 제2 서브캐리어 신호를 생성하는 단계, 상기 제1 서브캐리어 신호를 제1 안테나를 통해 리더로 송신하는 단계, 그리고상기 제2 서브캐리어 신호를 제2 안테나를 통해 상기 리더로 송신하는 단계를 포함하는 송신 방법
|
| 9 |
9
제8항에 있어서, 상기 제1 링크 주파수는 상기 제2 링크 주파수보다 2배 빠른 송신 방법
|
| 10 |
10
제8항에 있어서, 상기 제1 서브캐리어 신호와 상기 제2 서브캐리어 신호 중 하나의 서브캐리어 신호를 통해 프리앰블이 전송되는 송신 방법
|
| 11 |
11
제10항에 있어서, 상기 하나의 서브캐리어 신호는 상기 제1서브캐리어 신호와 상기 제2 서브캐리어 신호 중 주파수가 빠른 서브캐리어 신호인 송신 방법
|
| 12 |
12
제8항에 있어서, 상기 제1 심볼로 변환하는 단계는, 제1 내지 제4 기초 함수를 사용하여, 상기 2비트를 상기 제1 심볼로 변환하는 단계를 포함하며, 상기 제2 심볼로 변환하는 단계는, 상기 제1 내지 제4 기초 함수를 사용하여, 상기 2비트를 상기 제2 심볼로 변환하는 단계를 포함하며, 상기 제1 기초 함수와 상기 제4 기초 함수는 위상이 서로 반대이고, 상기 제2 기초 함수와 상기 제3 기초 함수는 위상이 서로 반대이며, 상기 제1 기초 함수와 상기 제2 기초 함수는 서로 직교하는 송신 방법
|
| 13 |
13
제8항에 있어서, 상기 복수의 비트 데이터 중 유효 데이터의 비트 개수가 홀수인 경우, 상기 제2 서브캐리어의 페이로드(Payload) 다음에 더미 비트를 삽입하는 단계를 더 포함하는 송신 방법
|
| 14 |
14
제8항에 있어서, 상기 제1 서브캐리어 신호 및 상기 제2 서브캐리어 신호는 각각 상기 복수의 비트 데이터 중 유효 데이터의 비트 개수가 홀수인지 짝수 인지를 나타내는 신호 끝(End of Signaling)을 포함하는 송신 방법
|
| 15 |
15
복수의 비트 데이터를 생성하는 데이터 신호 발생기, 위상 정보와 직교 정보를 이용하여, 상기 복수의 비트 데이터 중 2비트를 하나의 제1 심볼로 변환하는 비트-심볼 변환기, 상기 제1 심볼에, 제1 링크 주파수를 가지는 구형파를 곱하여, 제1 서브캐리어 신호를 생성하는 제1 서브캐리어 생성기, 그리고상기 제1 서브캐리어 신호를 변조하는 제1 부하 변조기를 포함하는 태그 송신 장치
|
| 16 |
16
제15항에 있어서, 상기 비트-심볼 변환기는 제1 내지 제4 기초 함수를 사용하여, 상기 2비트를 상기 제1 심볼로 변환하며, 상기 제1 기초 함수와 상기 제4 기초 함수는 위상이 서로 반대이고, 상기 제2 기초 함수와 상기 제3 기초 함수는 위상이 서로 반대이며, 상기 제1 기초 함수와 상기 제2 기초 함수는 서로 직교하는 태그 송신 장치
|
| 17 |
17
제15항에 있어서, 상기 비트-심볼 변환기는 상기 복수의 데이터 중 2비트를 하나의 제2 심볼로 변환하며, 상기 제1 심볼 및 상기 제2 심볼을 병렬로 나누는 역다중화기, 상기 제2 심볼에, 제2 링크 주파수를 가지는 구형파를 곱하여, 제2 서브캐리어 신호를 생성하는 제2 서브캐리어 생성기, 그리고상기 제2 서브캐리어 신호를 변조하는 제2 부하 변조기를 더 포함하는 태그 송신 장치
|
| 18 |
18
제17항에 있어서, 상기 제1 링크 주파수는 상기 제2 링크 주파수보다 2배 빠른 태그 송신 장치
|
| 19 |
19
제17항에 있어서, 프리앰블은 상기 제1 서브캐리어 신호 및 상기 제2 서브캐리어 신호 중 주파수가 빠른 서브캐리어 신호를 통해 전송되는 태그 송신 장치
|
| 20 |
20
제15항에 있어서, 상기 데이터 신호 발생기는 상기 복수의 비트 데이터 중 유효 데이터의 비트 개수가 홀수인 경우, 상기 유효 데이터의 비트에 더미 비트를 삽입하는 태그 송신 장치
|
