| 1 |
1
복수의 MDAC들과 복수의 flash ADC들을 포함하는 N단으로 구성된 파이프라인 구조의 ADC에 있어서,마지막 단으로부터 순차적으로 MDAC 및 flash ADC를 포함하는 한 개의 단 이상을 차단하여 상기 ADC에서 결정되는 비트의 수를 조절하고,첫 번째 단의 MDAC와 두 번째 단의 MDAC는 하나의 증폭기를 공유하며,상기 첫 번째 단의 MDAC와 두 번째 단의 MDAC가 공유하는 증폭기는,두 쌍의 NMOS 입력단으로 구성되며,상기 증폭기의 첫 번째 단의 두 개의 NMOS 입력단 중 사용하지 않는 입력단을 교대로 소정의 바이어스 전압으로 초기화시키는 것을 특징으로 하는 ADC
|
| 2 |
2
제 1 항에 있어서,상기 마지막 단의 MDAC 및 flash ADC는 각각 바이어스 회로에 차단 스위치를 포함하고,상기 마지막 단의 MDAC 및 flash ADC는 상기 각각의 차단 스위치에 의해 차단되는 것을 특징으로 하는 ADC
|
| 3 |
3
제 1 항에 있어서,이득 부스팅 기법이 적용된 증폭기를 사용하는 입력단 SHA를 포함하는 것을 특징으로 하는 ADC
|
| 4 |
4
제 3 항에 있어서,상기 입력단 SHA에 사용된 증폭기는,NMOS단 이득 부스팅 증폭기는 PMOS 입력을 갖고, PMOS단 이득 부스팅 증폭기는 NMOS 입력을 갖는 폴디드 캐스코드(folded-cascode) 증폭기인 것을 특징으로 하는 ADC
|
| 5 |
5
제 3 항에 있어서,상기 입력단 SHA에 사용된 증폭기는,증폭기 잡음을 최소화하기 위하여 전류원 트랜지스터의 트랜스컨덕턴스를 포화영역 안에서 최대로 감소시키고, 입력단 트랜지스터의 트랜스컨덕턴스를 포화영역 안에서 최대로 증가시키는 것을 특징으로 하는 ADC
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
제 1 항에 있어서,상기 첫 번째 단의 MDAC와 두 번째 단의 MDAC가 공유하는 증폭기는,두 쌍의 NMOS 입력단으로 구성되며,상기 두 개의 NMOS 입력단을 선택시, 위상이 중첩되는 클록을 사용하는 것을 특징으로 하는 ADC
|
| 9 |
9
제 1 항에 있어서,상기 첫 번째 단의 MDAC와 두 번째 단의 MDAC가 공유하는 증폭기는,증폭기 잡음을 최소화하기 위하여 전류원 트랜지스터의 트랜스컨덕턴스를 포화영역 안에서 최대로 감소시키고, 입력단 트랜지스터의 트랜스컨덕턴스를 포화영역 안에서 최대로 증가시키는 것을 특징으로 하는 ADC
|
| 10 |
10
제 1 항에 있어서,상기 복수의 MDAC들의 증폭 동작에 사용되는 기준전압의 구동회로와 상기 복수의 flash ADC의 동작에 사용되는 기준전압의 구동회로가 분리된 기준전류 및 기준전압 발생기를 포함하는 ADC
|
| 11 |
11
제 10 항에 있어서,상기 기준전류 및 기준전압 발생기는 온-칩으로 집적되는 것을 특징으로 하는 ADC
|
| 12 |
12
제 1 항에 있어서,상기 ADC는 내부에 집적된 기준전압 또는 외부에서 인가되는 기준전압을 선택적으로 사용하는 것을 특징으로 하는 ADC
|
| 13 |
13
제 1 항 내지 제 5 항, 및 제 8 항 내지 제 12 항 중 어느 한 항의 ADC를 포함하는 CMOS 이미지 센서
|
