| 1 |
1
제1 카운터 값을 디코딩하여 인스트럭션 인출 신호를 생성하고, 상기 인스트럭션 인출 신호에 따라 인스트럭션 인출(fetch)하는 인스트럭션 인출부;제2 카운터 값을 생성하고, 상기 제2 카운터 값과 인출된 상기 인스트럭션을 디코딩하여 데이터 패스(path) 제어신호를 생성하는 데이터 패스 제어신호 생성부; 인출된 상기 인스트럭션의 각 사이클 단계에 대응하는 카운터 값에 따라 결정되는, 제1 카운터 리셋 신호 또는 제2 카운터 리셋 신호를 생성하는 카운터 리셋 신호 생성부를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 2 |
2
제1항에 있어서,상기 인스트럭션 인출부는, 상기 제1 카운터 값을 저장하는 저장부; 및상기 저장부에 저장된 상기 제1 카운터 값을 입력받아 상기 제1 카운터 값을 디코딩하여 상기 인스트럭션 인출 신호를 생성하는 출력(output)로직부를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 3 |
3
제2항에 있어서,상기 저장부는, 레지스터를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 4 |
4
제2항에 있어서,상기 제1 카운터 값은, 초기 카운터 값 또는, 상기 초기 카운터 값 및 상기 초기 카운터 값보다 1 증가된 카운터 값을 포함하되,상기 초기 카운터 값은, 0인 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 5 |
5
제4항에 있어서,상기 인스트럭션 인출부는, 상기 초기 카운터 값보다 1 증가된 값을 생성하는 연산부를 더 포함하되,상기 연산부는, 인크리먼터 또는 가산기를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 6 |
6
제1항에 있어서,상기 데이터 패스 제어신호 생성부는, 상기 제2 카운터 값을 저장하는 저장부; 및상기 저장부에 저장된 상기 제2 카운터 값을 입력받고, 입력받은 상기 제2 카운터 값을 디코딩하여 데이터 패스 제어신호를 생성하는 출력 로직부;상기 저장부에 저장된 상기 제2 카운터 값을 입력받고, 상기 제2 카운터 값보다 1 증가된 카운터 값을 생성하는 연산부; 및상기 증가된 카운터 값 및 상기 제2 카운터 값을 입력받고, 입력받은 상기 증가된 카운터 값 또는 상기 제2 카운터 값을 출력하는 제2 신호선택부를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 7 |
7
제6항에 있어서,상기 제2 신호선택부는, 상기 제2 신호선택부가 정지신호(HALTb) 또는 대기신호(WAITb)를 입력받은 경우에, 상기 제2 카운터 값을 출력하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 8 |
8
제6항에 있어서,상기 저장부는, 레지스터를 포함하고,상기 연산부는, 인크리먼터 또는 가산기를 포함하고,상기 제2 신호선택부는, 멀티플렉서를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 9 |
9
제1항에 있어서,상기 카운터 리셋 신호 생성부는,저장부에 저장된 카운터 값을 입력받고, 상기 카운터 값보다 1 증가된 카운터 값을 연산하는 연산부;상기 증가된 카운터 값을 입력받고, 상기 증가된 카운터 값 또는 초기 카운터 값을 출력하는 제1 신호선택부;상기 제1 신호선택부가 출력한 상기 증가된 카운터 값을 저장하는 저장부; 및상기 저장부에 저장된 복수의 카운터 값을 입력받고, 입력받은 복수의 카운터 값 각각에 대응하는 상기 제1 카운터 리셋 신호 또는 상기 제2 카운터 리셋 신호를 생성하는 출력 로직부를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 10 |
10
제9항에 있어서,상기 복수의 카운터 값은, 상기 제1 카운터 값, 상기 제2 카운터 값 및 상기 제2 카운터 값에 포함되는 제3 카운터 값을 포함하고,상기 출력 로직부가 상기 제1 카운터 값 및 상기 제2 카운터 값을 입력받은 경우에는, 상기 제1 카운터 리셋 신호를 생성하고,상기 출력 로직부가 상기 제3 카운터 값을 입력받은 경우에는, 상기 제2 카운터 리셋 신호를 생성하되,상기 제3 카운터 값은, 상기 제2 카운터 값 중 상기 인스트럭션의 마지막 사이클 단계에 대응하는 카운터 값인 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 11 |
11
제1항에 있어서,상기 제1 카운터 리셋 신호 또는 상기 제2 카운터 리셋 신호를 입력받고, 입력받은 상기 제1 카운터 리셋 신호 또는 상기 제2 카운터 리셋 신호에 따라, 초기 카운터 값 또는 증가된 카운터 값을 선택하여 출력하는 카운터 리셋부를 더 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 12 |
12
제11항에 있어서,상기 카운터 리셋부는, 상기 제1 카운터 값 또는 상기 제2 카운터 값을 입력받고, 상기 제1 카운터 값 또는 상기 제2 카운터 값보다 1 증가된 상기 증가된 카운터 값을 생성하는 연산부;상기 증가된 카운터 값 및 상기 초기 카운터 값과, 상기 제1 카운터 리셋 신호 또는 상기 제2 카운터 리셋 신호를 입력받고, 상기 제1 카운터 리셋 신호를 입력받은 경우에는 상기 증가된 카운터 값을 출력하고, 상기 제2 카운터 리셋 신호를 입력받은 경우에는, 상기 초기 카운터 값을 출력하는 제1 신호선택부; 및상기 제1 카운터 값, 상기 제2 카운터 값, 상기 증가된 카운터 값 및 상기 초기 카운터 값을 저장하는 저장부를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 13 |
13
제12항에 있어서,상기 연산부는, 인크리먼터 또는 가산기를 포함하고,상기 제1 신호선택부는, 멀티플렉서를 포함하고,상기 저장부는, 레지스터를 포함하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 14 |
14
제1항에 있어서,상기 제1 카운터 값은, 상기 인스트럭션 인출부가 상기 인스트럭션을 인출하도록 지정된 카운터 값이고,상기 제2 카운터 값은, 상기 데이터 패스 제어신호 생성부가 상기 데이터 패스 제어신호를 생성하도록 지정된 카운터 값인 카운터 기반 멀티 사이클 프로세서 제어 장치
|
| 15 |
15
제1 카운터 값을 입력받아 디코딩하여 인스트럭션을 인출하고, 인출된 상기 인스트럭션과 제2 카운터 값을 입력받아 디코딩하여 데이터 패스(path) 제어신호를 생성하는 출력 로직부;상기 제1 카운터 값 또는 제2 카운터 값을 입력받고, 상기 제1 카운터 값 또는 제2 카운터 값보다 1 증가된 카운터 값을 연산하는 인크리먼터;초기 카운터 값 또는 상기 증가된 카운터 값을 입력받고, 입력된 상기 초기 카운터 값 또는 입력된 상기 증가된 카운터 값 중 어느 하나를 선택하여 출력하는 제1 멀티플렉서;상기 제1 멀티플렉서가 출력한 상기 초기 카운터 값 또는 상기 증가된 카운터 값 중 어느 하나의 값과, 레지스터에 저장된 현재의 카운터 값 중 어느 하나를 상기 레지스터로 전송하는 제2 멀티플렉서를 포함하되,상기 제2 멀티플렉서는, 상기 제2 멀티플렉서가 정지 신호 또는 대기 신호를 입력받은 경우에 상기 레지스터가 출력하여 카운터 값을 상기 레지스터로 전송하는 카운터 기반 멀티 사이클 프로세서 제어 장치
|
