| 1 |
1
광을 수신하여 광량에 비례한 전류 신호를 생성하는 복수의 수광 소자들;상기 전류 신호를 증폭하고, 상기 증폭된 전류 신호를 제1 전압 신호로 변환하고, 상기 증폭된 전류 신호를 출력하거나, 상기 변환된 제1 전압 신호를 출력하는 복수의 멀티플라이어들;상기 복수의 멀티플라이어들의 출력값들 및 오프셋 전압을 수신하여 증폭하는 과정을 통해 제1 및 제2 출력 전압 쌍을 출력하는 복수의 다중 입력 증폭기들;상기 복수의 다중 입력 증폭기들에서 출력된 제1 및 제2 출력 전압 쌍들 중, 하나의 상기 제1 및 제2 출력 전압을 선택 및 출력하는 다중화부; 및상기 다중화부로부터 출력되는 제1 및 제2 출력 전압들의 차이값을 디지털 신호로 변환 및 상기 변환된 디지털 신호를 출력하는 신호 변환부를 포함하는 전류-전압 변환 증폭 회로
|
| 2 |
2
제 1 항에 있어서,상기 신호 변환부는, 상기 오프셋 전압의 크기에 따라서 상기 신호 변환부에서 출력하는 상기 디지털 신호의 출력 범위가 변하는 전류-전압 변환 증폭 회로
|
| 3 |
3
제1 노드에 바이어스 전류를 인가하는 바이어스 단자;상기 제1 노드와 전원 단자 사이에 연결되며, 상기 제1 노드에 추가적인 전류를 인가하는 스타트-업부;제2 노드와 접지 단자 사이에 연결되며, 상기 제2 노드와 상기 접지 단자 사이의 전압을 일정하게 유지시켜주는 기준 전압 생성부;제3 노드와 상기 접지 단자 사이에 연결되며, 상기 제3 노드의 전압을 방전시키는 방전부;상기 전원 단자와 상기 제2 노드 사이에 연결되며, 수광 소자에 광이 입사되지 않아도 출력되는 암전류를 제거하는 전류 옵셋 제거부;상기 전원 단자와 출력 단자 사이에 연결되며, 상기 수광 소자로부터 출력된 전류 신호를 증폭하여 증폭된 전류 신호를 출력하는 전류 신호 증폭부; 및제4 노드에 연결되며, 변환 신호에 따라 상기 증폭된 전류 신호를 제1 전압 신호로 변환하는 전류-전압 선택부를 포함하되,상기 수광 소자는 상기 제3 노드에 연결되는 멀티플라이어
|
| 4 |
4
제 3 항에 있어서,상기 스타트-업부는 상기 제1 노드에 연결된 제1 스위치 및 상기 제1 스위치와 상기 전원 단자 사이에 다이오드-커넥션된 제1 스타트-업 트랜지스터를 포함하며, 상기 제1 스위치는 게이트 단자에 인가되는 제1 스위칭 신호에 따라, 상기 제1 스타트-업 트랜지스터를 통해 인가되는 상기 추가적인 전류를 상기 제1 노드에 인가하는 멀티플라이어
|
| 5 |
5
제 3 항에 있어서,상기 기준 전압 생성부는 상기 제2 및 제3 노드 사이에 연결된 제1 기준 전압 생성 트랜지스터, 상기 제1 노드와 상기 접지 단자 사이에 연결된 제2 기준 전압 생성 트랜지스터를 포함하며, 상기 제1 기준 전압 트랜지스터는 상기 게이트 단자에 인가되는 상기 제1 노드 전압에 의해 턴-온 되며, 상기 제3 노드에 상기 수광 소자에서 출력한 상기 전류 신호와 동일한 크기의 전류 신호를 인가하는 멀티플라이어
|
| 6 |
6
제 5 항에 있어서, 상기 제2 기준 전압 생성 트랜지스터는 게이트 단자에 인가되는 상기 제3 노드 전압에 의해 턴-온 되면, 상기 제1 노드의 전압을 방전시킴으로써, 상기 제1 및 제3 노드의 전압을 일정하게 유지시키는 멀티플라이어
|
| 7 |
7
제 3 항에 있어서,상기 방전부는, 상기 제3 노드에 다이오드-커넥션된 방전 트랜지스터 및 상기 방전 트랜지스터와 상기 접지 단자 사이에 연결된 방전 스위치를 포함하며, 상기 방전 스위치는 게이트 단자에 인가되는 방전 신호에 따라, 상기 방전 트랜지스터에 인가되는 제3 노드 전압을 상기 접지 단자에 인가하는 멀티플라이어
|
| 8 |
8
제 3 항에 있어서,상기 전류 옵셋 제거부는, 상기 제2 노드에 연결된 복수의 암전류 제거 스위치들 및 상기 복수의 암전류 제거 스위치들과 상기 전원 단자 사이에 연결된 복수의 전류원들을 포함하고, 상기 수광 소자에서 출력되는 상기 암전류의 크기에 비례하여 활성화되는 적어도 하나의 전류원들에 연결된 적어도 하나의 암전류 제거 스위치들은 턴-온 되는 멀티플라이어
|
| 9 |
9
제 8 항에 있어서, 상기 활성화된 적어도 하나의 전류원들은 상기 암전류와 동일하거나 유사한 크기의 전류가 흐르는 멀티플라이어
|
| 10 |
10
제 3 항에 있어서,상기 전류 신호 증폭부는 상기 전원 단자와 상기 제2 노드 사이에 연결된 제1 전류 미러 트랜지스터, 상기 제1 전류 미러 트랜지스터의 드레인 단자와 게이트 단자가 연결된 제2 전류 미러 트랜지스터, 상기 제4 노드와 상기 출력 단자 사이에 연결된 복수의 증폭 스위치들 및 상기 복수의 증폭 스위치들과 상기 전원 단자 사이에 연결되며, 게이트 단자들이 상기 제1 전류 미러 트랜지스터의 게이트 단자와 연결된 복수의 전류 신호 증폭 트랜지스터들을 포함하는 멀티플라이어
|
| 11 |
11
제 10 항에 있어서,상기 제2 전류 미러 트랜지스터 및 상기 복수의 전류 신호 증폭 트랜지스터들 각각에는 상기 제1 전류 미러 트랜지스터와 동일한 크기의 게이트 전압이 인가되며, 제1 전류 미러 트랜지스터와의 크기의 비에 의해 증폭되는 상기 전류 신호의 크기가 결정되며, 활성화되는 적어도 하나의 전류 신호 증폭 트랜지스터들에 연결된 적어도 하나의 증폭 스위치들은 턴-온 되는 멀티플라이어
|
| 12 |
12
제 3 항에 있어서, 상기 신호 변환부는 상기 제4 노드에 연결된 변환 스위치 상기 변환 스위치와 상기 접지 단자 사이에 연결된 저항을 포함하고, 상기 변환 스위치는 게이트 단자에 인가되는 상기 변환 신호에 의해 턴-오프 되면 상기 증폭된 전류 신호를 출력 단자로 출력하고, 상기 변환 신호에 의해 턴-온 되면, 상기 증폭된 전류 신호는 상기 저항에 의해 상기 제1 전압 신호로 변환하여 출력하는 멀티플라이어
|
| 13 |
13
전류 신호 또는 제1 전압 신호를 수신하는 입력 단자;상기 입력 단자 및 오프셋 단자로부터 인가되는 신호들을 제1 및 제2 샘플링 전압들로 변환 및 출력하는 제1 증폭부;상기 입력 단자 및 공통 단자로부터 입력되는 신호들을 제3 및 제4 샘플링 전압들로 변환 및 출력하는 제2 증폭부;상기 제1 및 제2 샘플링 전압들을 수신하여 제1 출력 전압으로 변환 및 출력하고, 상기 제3 및 제4 샘플링 전압들을 수신하여 제2 출력 전압으로 변환 및 출력하는 차동 증폭기;상기 차동 증폭기와 제1 출력 단자 사이에 연결되며, 상기 제1 출력 전압을 소정의 이득으로 증폭하여 상기 제1 출력 단자로 출력하는 제1 출력부; 및상기 차동 증폭기와 제2 출력 단자 사이에 연결되며, 상기 제2 출력 전압을 상기 소정의 이득으로 증폭하여 상기 제2 출력 단자로 출력하는 제2 출력부를 포함하는 다중 입력 증폭기
|
| 14 |
14
제 13 항에 있어서,상기 제1 증폭부는 제1 노드에 연결되며 게이트 단자에 인가되는 제1 및 제2 리셋 신호에 따라 공통 모드 전압을 상기 제1 노드에 인가하는 제1 리셋 스위치;상기 제1 노드와 제2 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 제1 초기값 샘플링 신호에 따라 상기 입력 단자로부터 인가되는 상기 증폭된 전류 신호 및 상기 제1 전압 신호를 상기 제2 노드에 인가하는 제1 스위치;상기 제2 노드에 연결되며, 상기 증폭된 전류 신호 및 상기 제1 전압 신호에 의해 충전되는 제1 커패시터;제3 노드에 연결되며, 상기 게이트 단자에 인가되는 제1 데이터 샘플링 신호에 따라 상기 오프셋 단자로부터 인가되는 오프셋 전압을 상기 제3 노드에 인가하는 제2 스위치;상기 제3 노드에 연결되며, 상기 오프셋 전압에 의해 충전되는 제2 커패시터;상기 제2 노드와 상기 제3 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 증폭모드 신호에 따라 턴-온 또는 턴-오프 되는 제3 스위치;제4 노드에 연결되며, 상기 게이트 단자에 인가되는 제2 초기값 샘플링 신호에 따라 상기 공통 모드 전압을 상기 제4 노드에 인가하는 제4 스위치;제5 노드에 연결되며, 상기 게이트 단자에 인가되는 제2 데이터 샘플링 신호에 따라 상기 공통 모드 전압을 상기 제5 노드에 인가하는 제5 스위치;상기 제4 노드에 연결되며, 상기 게이트 단자에 인가되는 상기 증폭모드 신호에 따라 상기 제1 커패시터에서 출력된 상기 제1 샘플링 전압을 상기 차동 증폭기 및 상기 제1 증폭부에 인가하는 제6 스위치; 및상기 제5 노드에 연결되며, 상기 게이트 단자에 인가되는 상기 증폭모드 신호에 따라 상기 제2 커패시터에서 출력된 상기 제2 샘플링 전압을 상기 차동 증폭기에 인가하는 제7 스위치를 포함하는 다중 입력 증폭기
|
| 15 |
15
제 13 항에 있어서,상기 제1 출력부는 제6 노드에 연결되며, 상기 제1 및 제2 커패시터들의 용량의 합의 비율에 따라 제1 출력 전압의 이득을 결정하는 제3 커패시터;상기 제6 노드에 연결되며, 상기 게이트 단자에 인가되는 제1 샘플링모드 신호에 의해 상기 공통 모드 전압을 상기 제3 커패시터에 인가하는 제8 스위치; 및상기 제3 커패시터와 연결되며, 상기 게이트 단자에 인가되는 제2 샘플링모드 신호에 의해 상기 공통 모드 전압을 상기 제3 커패시터에 인가하는 제9 스위치를 포함하는 다중 입력 증폭기
|
| 16 |
16
제 15 항에 있어서,상기 제6 노드에는 제1 출력 단자가 연결되며, 상기 제1 출력 전압이 상기 제1 출력 단자를 통해 출력되되, 상기 제1 및 제2 커패시터들의 용량의 합과 제3 커패시터의 용량의 비에 비례하여 상기 제1 출력 전압의 이득이 변하는 다중 입력 증폭기
|
| 17 |
17
제 13 항에 있어서,상기 제2 증폭부는 상기 제1 및 제2 리셋 신호에 따라, 상기 공통 모드 전압을 제7 노드에 인가하는 제2 리셋 스위치;상기 제7 노드와 제8 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 상기 제1 초기값 샘플링 신호에 따라 상기 공통 모드 전압을 상기 제8 노드에 인가하는 제 10 스위치;상기 입력 단자와 제9 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 상기 제1 데이터 샘플링 신호에 따라 상기 증폭된 전류 신호 또는 상기 제1 전압 신호를 상기 제9 노드에 인가하는 제11 스위치;상기 제8 노드에 연결되며, 상기 공통 모드 전압에 의해 충전되는 제4 커패시터;상기 제9 노드에 연결되며, 상기 증폭된 전류 신호 또는 상기 제1 전압 신호에 의해 충전되는 제5 커패시터;상기 제8 및 제9 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 상기 증폭모드 신호에 따라 턴-온 또는 턴-오프 되는 제12 스위치;제10 노드에 연결되며, 상기 게이트 단자에 인가되는 상기 제2 초기값 샘플링 신호에 의해 상기 공통 모드 전압을 상기 제10 노드에 인가하는 제13 스위치;상기 제10 노드와 제11 노드 사이에 연결되며, 상기 게이트 단자에 인가되는 상기 제2 데이터 샘플링 신호에 따라 상기 공통 모드 전압을 상기 제11 노드에 인가하는 제14 스위치;상기 제10 노드에 연결되며, 상기 게이트 단자에 인가되는 상기 증폭 모드 신호에 따라 상기 제4 커패시터에서 출력된 상기 제4 샘플링 전압을 상기 차동 증폭기 및 상기 제2 출력부에 인가하는 제15 스위치; 및상기 제11 노드와 상기 차동 증폭기 사이에 연결되며, 상기 게이트 단자에 인가되는 상기 증폭 모드 신호에 따라 상기 제5 커패시터에서 출력된 상기 제5 샘플링 전압을 상기 차동 증폭기로 출력하는 제16 스위치를 포함하는 다중 입력 증폭기
|
| 18 |
18
제 13 항에 있어서, 상기 제2 출력부는 제12 노드에 연결되며, 상기 제5 커패시터와의 용량 비에 따라 제2 출력 전압의 이득을 결정하는 제6 커패시터;상기 제12 노드에 연결되며, 상기 게이트 단자에 인가되는 상기 제1 샘플링 모드 신호에 의해 상기 공통 모드 전압을 상기 제6 커패시터에 인가하는 제17 스위치; 및상기 제6 커패시터와 연결되며, 상기 제2 샘플링 모드 신호에 의해 상기 공통 모드 전압을 상기 제6 커패시터에 인가하는 제18 스위치를 포함하는 다중 입력 증폭기
|
| 19 |
19
제 18 항에 있어서,상기 제12 노드에는 제2 출력 단자가 연결되며, 상기 제2 출력 전압이 상기 제2 출력 단자를 통해 출력되되, 상기 제4 및 제5 커패시터의 용량의 합과 상기 제6 커패시터의 용량의 비에 비례하여 상기 제2 출력 전압의 이득이 변하는 다중 입력 증폭기
|
| 20 |
20
제 17 항에 있어서,상기 입력 단자는 상기 제1 전압 신호가 입력되면, 상기 제1 및 제2 리셋 스위치의 상기 게이트 단자에는 상기 제1 리셋 신호가 인가되며, 상기 입력 단자에 상기 증폭된 전류 신호가 입력되면, 상기 제1 및 제2 리셋 스위치의 상기 게이트 단자에는 상기 제2 리셋 신호가 인가되되, 상기 제2 리셋 신호에 의해 상기 증폭된 전류 신호는 상기 공통 모드 전압으로 초기 전압을 갖는 다중 입력 증폭기
|
