| 1 |
1
입력 단자로부터 입력되는 입력 신호를 증폭시켜 출력 단자로 출력하는 증폭 회로부;상기 입력 단자와 상기 출력 단자 사이에 위치하고, 상기 출력 단자로 출력되는 신호에 귀환 저항값을 적용하고, 귀환 저항값이 결정된 상태에서 인가되는 바이어스 전압에 의해 상기 입력 신호를 조절하여 상기 증폭 회로부의 이득을 조절하는 귀환 회로부;상기 바이어스 전압을 생성하는 바이어스 회로부;상기 출력 단자로부터의 출력을 최소 신호레벨과의 비교를 통해 상기 귀환 저항값에 포함된 고정저항값을 제어하기 위한 고정저항 제어 신호를 발생시키는 패킷 신호 감지부; 및상기 고정저항 제어 신호에 응답하여 상기 귀환 저항값에 포함된 고정저항값을 제어하는 고정저항 제어부를 포함하되,상기 패킷 신호 감지부는 상기 출력 단자로부터의 출력을 최소 입력레벨과 비교하는 제1 비교기를 포함하고, 상기 제1 비교기는, 상기 출력이 상기 최소 입력레벨보다 크면 하이(HIGH) 출력을 내고, 상기 출력이 상기 최소 입력레벨보다 작으면 로우(LOW) 출력을 내는 귀환증폭기
|
| 2 |
2
제 1 항에 있어서,상기 귀환 회로부는베이스가 상기 바이어스를 제공받고, 콜렉터가 상기 입력 단자에 접속되고, 에미터가 상기 출력 단자에 접속되는 귀환 트랜지스터;상기 입력 단자와 상기 출력 단자 사이에 접속되고, 상기 고정저항값을 갖는 고정저항; 및상기 고정저항에 병렬 접속된 적어도 하나의 귀환 저항을 포함하는 귀환 증폭기
|
| 3 |
3
제 2 항에 있어서,상기 고정저항 제어부는피엔피(PNP) 바이폴라 트랜지스터로 구성된 고정저항 트랜지스터를 포함하고,상기 고정저항 트랜지스터의 에미터가 상기 고정저항의 일단에 연결되고, 콜렉터가 상기 고정저항의 타단에 연결되고, 베이스를 통해 상기 고정저항 제어 신호를 입력받아 상기 고정저항값의 적용 여부를 결정하거나, 콜렉터가 상기 고정저항의 일단에 연결되고, 에미터가 상기 고정저항의 타단에 연결되고, 베이스를 통해 상기 고정저항 제어 신호를 입력받아 상기 고정저항값의 적용 여부를 결정하는 귀환 증폭기
|
| 4 |
4
제 2 항에 있어서,상기 고정저항 제어부는피모스 전계효과트랜지스터(PMOSFET)로 구성된 고정저항 트랜지스터를 포함하고,상기 고정저항 트랜지스터의 드레인이 상기 고정저항의 일단에 연결되고, 소오스가 상기 고정저항의 타단에 연결되고, 게이트를 통해 상기 고정저항 제어 신호를 입력받아 상기 고정저항값의 적용 여부를 결정하거나, 소오스가 상기 고정저항의 일단에 연결되고, 드레인이 상기 고정저항의 타단에 연결되고, 게이트를 통해 상기 고정저항 제어 신호를 입력받아 상기 고정저항값의 적용 여부를 결정하는 귀환 증폭기
|
| 5 |
5
제 2 항에 있어서,상기 패킷 신호 감지부는상기 출력 단자로부터의 출력을 상기 최소 신호레벨과 비교하여 상기 출력 단자로부터의 출력이 상기 최소 신호레벨보다 크면 하이 출력을 상기 최소 신호레벨보다 작으면 로우 출력을 갖는 상기 고정저항 제어 신호를 출력하는 비교기를 포함하는 귀환 증폭기
|
| 6 |
6
제 2 항에 있어서,상기 귀환 회로부는상기 적어도 하나의 귀환 저항에 병렬 접속되어 주파수 응답을 보상하는 귀환 커패시터를 더 포함하는 귀환 증폭기
|
| 7 |
7
제 2 항에 있어서,상기 귀환 회로부는상기 적어도 하나의 귀환 저항에 직렬 연결되고, 베이스에 인가된 제어 신호에 응답하여 직렬 연결된 귀환 저항의 저항값을 상기 귀환 저항값으로의 적용 여부를 선택적으로 결정하는 귀환 트랜지스터를 더 포함하는 귀환 증폭기
|
| 8 |
8
제 7 항에 있어서,상기 출력 단자로부터의 출력을 기준 전압레벨과 비교하여 상기 제어 신호를 발생하는 제어 신호 발생부를 더 포함하는 귀환 증폭기
|
| 9 |
9
제 8 항에 있어서,상기 귀환 트랜지스터에 대응되고, 상기 출력 단자로부터의 출력을 기준 전압레벨과 비교하여 상기 출력 단자로부터의 출력이 상기 기준 전압레벨보다 크면 하이 출력을 상기 기준 전압레벨보다 작으면 로우 출력을 갖는 상기 제어 신호를 출력하는 비교기를 포함하는 귀환 증폭기
|
| 10 |
10
제 1 항에 있어서,상기 증폭 회로부는전원 전압에 연결된 제 1 저항;베이스가 상기 입력 단자에 접속되고, 에미터가 접지단에 접속되고, 콜렉터가 상기 제 1 저항을 통해 상기 전원 전압에 접속된 제 1 트랜지스터;베이스가 상기 제 1 트랜지스터의 콜렉터에 접속되고, 콜렉터가 상기 전원 전압에 접속되고, 에미터가 상기 출력 단자에 접속되는 제 2 트랜지스터; 및상기 출력 단자와 접지단 사이에 접속된 제 2 저항을 포함하는 귀환 증폭기
|
| 11 |
11
제 10 항에 있어서,상기 증폭 회로부와 상기 바이어스 회로부 사이에서 귀환 전류량의 증가에 따른 출력 파형의 왜곡을 방지하는 위상 보상 회로부를 더 포함하는 귀환 증폭기
|
| 12 |
12
제 11 항에 있어서,상기 위상 보상 회로부는콜렉터가 전원 전압에 접속되고, 베이스가 상기 제 2 바이어스 트랜지스터의 콜렉터에 접속되고, 에미터가 상기 제 1 트랜지스터의 콜렉터에 접속되는 보상 트랜지스터를 포함하는 귀환 증폭기
|
