맞춤기술찾기

이전대상기술

지연 동기 루프 및 그것의 듀티 사이클 보정 회로

  • 기술번호 : KST2016000727
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 지연 동기 루프에 관한 것이다. 본 발명의 기술적 사상의 실시 예에 따른 듀티 사이클 보정 회로는 제 1 클럭 신호보다 지연된 제 2 클럭 신호를 출력하는 지연부, 상기 제 1 클럭 신호보다 주파수가 두 배 낮은 제 3 클럭 신호를 발생하는 제 1 분주부, 상기 제 2 클럭 신호보다 주파수가 두 배 낮은 제 4 클럭 신호를 발생하는 제 2 분주부, 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상을 비교하여, 제어 신호를 발생하는 위상 검출부 및 상기 제 1 클럭 신호와 상기 제 2 클럭 신호를 합병하여 출력 클럭 신호를 발생하는 합병부를 포함하되, 상기 지연부는 상기 제어 신호에 응답하여 상기 제 1 클럭 신호를 소정시간 지연시켜 상기 제 2 클럭 신호를 발생한다.
Int. CL G11C 8/00 (2006.01)
CPC G11C 7/222(2013.01) G11C 7/222(2013.01) G11C 7/222(2013.01) G11C 7/222(2013.01) G11C 7/222(2013.01) G11C 7/222(2013.01)
출원번호/일자 1020090129082 (2009.12.22)
출원인 연세대학교 산학협력단
등록번호/일자 10-1027759-0000 (2011.03.31)
공개번호/일자
공고번호/일자 (20110407) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.12.22)
심사청구항수 18

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정성욱 대한민국 서울특별시 서대문구
2 류경호 대한민국 서울특별시 강남구
3 정동훈 대한민국 서울특별시 성동구
4 설지환 대한민국 서울특별시 도봉구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.12.22 수리 (Accepted) 1-1-2009-0794386-77
2 등록결정서
Decision to grant
2011.03.03 발송처리완료 (Completion of Transmission) 9-5-2011-0121276-52
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제 1 클럭 신호보다 지연된 제 2 클럭 신호를 출력하는 지연부; 상기 제 1 클럭 신호보다 낮은 주파수를 갖는 제 3 클럭 신호를 발생하는 제 1 분주부; 상기 제 2 클럭 신호보다 낮은 주파수를 갖는 제 4 클럭 신호를 발생하는 제 2 분주부; 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상을 비교하여, 제어 신호를 발생하는 위상 검출부; 및 상기 제 1 클럭 신호와 상기 제 2 클럭 신호를 합병하여 출력 클럭 신호를 발생하는 합병부를 포함하되, 상기 지연부는 상기 제어 신호에 응답하여 상기 제 1 클럭 신호를 소정시간 지연시켜 상기 제 2 클럭 신호를 발생하는 듀티 사이클 보정 회로
2 2
제 1 항에 있어서, 상기 위상 검출부는 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상 차를 전압 차로 변환하여 출력하는 감지 신호 발생기; 및 상기 전압 차를 감지하여 증폭하는 감지 증폭기를 포함하는 듀티 사이클 보정회로
3 3
제 2 항에 있어서, 상기 감지 신호 발생기는 상기 제 3 클럭 신호를 반전하여 제 5 클럭 신호를 발생하는 제 1 인버터; 상기 제 4 클럭 신호를 반전하여 제 6 클럭 신호를 발생하는 제 2 인버터; 상기 제 6 클럭 신호보다 주파수가 두 배 낮은 방전 신호를 발생하는 분주기; 상기 제 5 클럭 신호, 상기 제 6 클럭 신호 및 상기 방전 신호를 기초로 제 1 전압 레벨을 출력하는 제 1 전압 발생기; 및 상기 제 3 클럭 신호, 상기 제 6 클럭 신호 및 상기 방전 신호를 기초로 제 2 전압 레벨을 출력하는 제 2 전압 발생기를 포함하는 듀티 사이클 보정회로
4 4
제 3 항에 있어서, 상기 제 1 전압 레벨과 상기 제 2 전압 레벨의 차는 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상 차에 대응하는 듀티 사이클 보정회로
5 5
제 3 항에 있어서, 상기 제 1 전압 발생기는 상기 제 5 클럭 신호, 상기 제 6 클럭 신호 및 상기 방전 신호에 응답하여, 프리 차지된 전압을 방전하는 듀티 사이클 보정회로
6 6
제 3 항에 있어서, 상기 제 2 전압 발생기는 상기 제 3 클럭 신호, 상기 제 6 클럭 신호 및 상기 방전 신호에 응답하여, 프리 차지된 전압을 방전하는 듀티 사이클 보정회로
7 7
제 2 항에 있어서, 상기 위상 검출부는 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상 차가 90° 이상인 경우에 업 신호(Up)를 발생하는 듀티 사이클 보정회로
8 8
제 2 항에 있어서, 상기 위상 검출부는 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상 차가 90° 이하인 경우에 다운 신호(Down)를 발생하는 듀티 사이클 보정 회로
9 9
제 1 항에 있어서, 상기 지연부는 상기 제 1 클럭 신호를 180°지연시킨 제 2 클럭 신호를 출력하는 듀티 사이클 보정 회로
10 10
제 1 항에 있어서, 상기 분주부는 T 플립플롭인 것을 특징으로 하는 듀티 사이클 보정 회로
11 11
제 1 항에 있어서, 상기 제 3 클럭 신호는 상기 제 1 클럭 신호보다 두 배 낮은 주파수를 갖고, 상기 제 4 클럭 신호는 상기 제 2 클럭 신호보다 두 배 낮은 주파수를 갖는 듀티 사이클 보정 회로
12 12
출력 클럭 신호를 입력 클럭 신호보다 지연시켜 출력하는 위상 지연부; 및 상기 출력 클럭 신호의 듀티 사이클을 보정하여 출력하는 듀티 사이클 보정부를 포함하되, 상기 위상 지연부는 상기 입력 클럭 신호와 상기 출력 클럭 신호의 위상을 비교하여, 제어 신호를 발생하는 위상 검출부; 및 상기 제어 신호에 응답하여 상기 출력 클럭 신호를 소정 시간 지연시켜 출력하는 지연부를 포함하는 지연 동기 루프
13 13
제 12 항에 있어서, 상기 위상 검출부는 상기 출력 클럭 신호와 상기 입력 클럭 신호의 위상 차를 전압 차로 변환하여 출력하는 감지 신호 발생기; 및 상기 전압 차를 감지하여 증폭하는 감지 증폭기를 포함하는 지연 동기 루프
14 14
제 13 항에 있어서, 상기 감지 신호 발생기는 상기 출력 클럭 신호를 반전하여 제 1 클럭 신호를 발생하는 제 1 인버터; 상기 입력 클럭 신호를 반전하여 제 2 클럭 신호를 발생하는 제 2 인버터; 상기 제 2 클럭 신호보다 주파수가 두 배 낮은 방전 신호를 발생하는 분주기; 상기 제 1 클럭 신호, 상기 제 2 클럭 신호 및 상기 방전 신호를 기초로 제 1 전압 레벨을 출력하는 제 1 전압 발생기; 및 상기 제 출력 클럭 신호, 상기 제 2 클럭 신호 및 상기 방전 신호를 기초로 제 2 전압 레벨을 출력하는 제 2 전압 발생기를 포함하는 지연 동기 루프
15 15
제 14 항에 있어서, 상기 제 1 전압 레벨과 상기 제 2 전압 레벨의 차는 상기 제 3 클럭 신호와 상기 제 4 클럭 신호의 위상 차에 대응하는 지연 동기 루프
16 16
제 14 항에 있어서, 상기 제 1 전압 발생기는 상기 제 5 클럭 신호, 상기 제 6 클럭 신호 및 상기 방전 신호에 응답하여, 프리 차지된 전압을 방전하는 지연 동기 루프
17 17
제 13 항에 있어서, 상기 위상 검출부는 상기 출력 클럭 신호와 상기 입력 클럭 신호의 위상 차가 90° 이하인 경우에 다운 신호(Down)를 발생하는 지연 동기 루프
18 18
제 13 항에 있어서, 상기 위상 검출부는 상기 출력 클럭 신호와 상기 입력 클럭 신호의 위상 차가 90°이상인 경우에 업 신호(Up)를 발생하는 지연 동기 루프
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.