맞춤기술찾기
이전대상기술
비휘발성 메모리 및 휘발성 메모리를 포함하는 메모리 시스템 및 그 시스템을 이용한 처리 방법
- 기술번호 : KST2016001350
- 담당센터 : 서울동부기술혁신센터
- 전화번호 : 02-2155-3662
| 요약 | 본 발명은 비휘발성 메모리 및 휘발성 메모리를 포함하는 메모리 시스템 및 그 시스템을 이용한 동작 처리 방법에 관한 것으로서, 보다 상세하게는, 읽기 참조 및 쓰기 참조를 병렬적으로 수행하는 비휘발성 메모리 및 휘발성 메모리를 포함하는 시스템 및 그 시스템을 이용한 동작 처리 방법에 관한 것이다.복수의 계층의 메모리로 구성된 메모리 시스템은 휘발성 메모리로 구성된 제 1 메모리 계층, 비휘발성 메모리로 구성된 제 2 메모리 계층 및 상기 제 1 메모리 계층 및 제 2 메모리 계층 사이에 배치되고, 복수의 메모리를 포함하며, 상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여 읽기 참조 실패가 발생한 데이터 및 쓰기 참조 실패가 발생한 데이터를 로딩(loading)하는 제 3 메모리 계층을 포함할 수 있다. |
|---|---|
| Int. CL | G06F 13/16 (2006.01) G06F 12/08 (2006.01) |
| CPC | |
| 출원번호/일자 | 1020100140281 (2010.12.31) |
| 출원인 | 세종대학교산학협력단 |
| 등록번호/일자 | 10-1166803-0000 (2012.07.12) |
| 공개번호/일자 | 10-2012-0078096 (2012.07.10) 문서열기 |
| 공고번호/일자 | (20120726) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 등록 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.12.31) |
| 심사청구항수 | 35 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 세종대학교산학협력단 | 대한민국 | 서울특별시 광진구 능동로 *** (군 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 박기호 | 대한민국 | 서울특별시 성동구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 특허법인엠에이피에스 | 대한민국 | 서울특별시 강남구 테헤란로*길 **, *층 (역삼동, 한동빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 에스케이하이닉스 주식회사 | 경기도 이천시 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.12.31 | 수리 (Accepted) | 1-1-2010-0880383-05 |
| 2 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2011.01.17 | 수리 (Accepted) | 1-1-2011-0037638-36 |
| 3 | [대리인선임]대리인(대표자)에 관한 신고서 [Appointment of Agent] Report on Agent (Representative) |
2011.02.08 | 수리 (Accepted) | 1-1-2011-0090046-05 |
| 4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.04.13 | 수리 (Accepted) | 4-1-2011-5073277-77 |
| 5 | 의견제출통지서 Notification of reason for refusal |
2011.11.22 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0680218-25 |
| 6 | [지정기간연장] 기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.01.25 | 수리 (Accepted) | 1-1-2012-0059179-20 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.02.22 | 수리 (Accepted) | 1-1-2012-0142240-44 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.03.22 | 수리 (Accepted) | 1-1-2012-0233238-64 |
| 9 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.03.22 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0233239-10 |
| 10 | 등록결정서 Decision to grant |
2012.06.21 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0360464-68 |
| 11 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2013.05.08 | 수리 (Accepted) | 1-1-2013-0406489-54 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 복수의 메모리 계층을 포함하는 메모리 시스템에 있어서,휘발성 메모리로 구성된 제 1 메모리 계층,비휘발성 메모리로 구성된 제 3 메모리 계층 및상기 제 1 메모리 계층 및 제 3 메모리 계층 사이에 배치되고, 상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여 읽기 참조 실패가 발생한 데이터 및 쓰기 참조 실패가 발생한 데이터가 각각 상기 제 3 메모리 계층으로부터 로딩되는 제 1 서브 메모리와 제 2 서브 메모리를 포함하는 제 2 메모리 계층을 포함하되, 상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 제 1 메모리 계층으로 로딩되는 메모리 시스템 |
| 2 |
2 제 1 항에 있어서,상기 제 1 서브 메모리는 상기 읽기 참조 실패가 발생한 데이터를 로딩하고, 상기 제 2 서브 메모리는 상기 쓰기 참조 실패가 발생한 데이터를 로딩하며,상기 제 1 서브 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것인 메모리 시스템 |
| 3 |
3 제 2 항에 있어서,상기 제 1 서브 메모리는 하나 이상의 비휘발성 메모리를 포함하는 것인 메모리 시스템 |
| 4 |
4 제 3 항에 있어서,상기 제 1 서브 메모리에 포함된 비휘발성 메모리가 복수 개 존재하는 경우, 상기 복수개의 비휘발성 메모리는 서로 읽기 속도가 상이한 것인 메모리 시스템 |
| 5 |
5 제 4 항에 있어서,상기 복수개의 비휘발성 메모리는 상기 제 1 메모리 계층의 하위 계층에 계층 구조를 갖도록 구성되되, 상기 계층 구조는 접근 속도가 빠른 비휘발성 메모리일수록 상위 계층에 배치시키는 구조인 것인 메모리 시스템 |
| 6 |
6 복수의 메모리 계층을 포함하는 메모리 시스템에 있어서,휘발성 메모리로 구성된 제 1 메모리 계층,비휘발성 메모리로 구성된 제 3 메모리 계층 및상기 제 1 메모리 계층 및 제 3 메모리 계층 사이에 배치되고, 제 1 서브 메모리와 제 2 서브 메모리를 포함하는 제 2 메모리 계층을 포함하고,상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여, 상기 제 2 서브 메모리에 읽기 참조 실패가 발생한 데이터 및 쓰기 참조 실패가 발생한 데이터가 상기 제 3 메모리 계층으로부터 로딩되며,상기 제 1 서브 메모리는 상기 제 2 서브 메모리에 로딩된 데이터 중 읽기 참조 실패가 발생한 데이터가 우선적으로 교체되어 저장되되, 상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 제 1 메모리 계층으로 로딩되는 것인 메모리 시스템 |
| 7 |
7 제 6 항에 있어서,상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여 상기 제 2 메모리 계층에 데이터가 로딩된 경우, 상기 로딩된 데이터의 참조 유형에 대한 정보를 각 로딩된 데이터별로 수집하는 메모리 관리 유닛을 더 포함하되, 상기 참조 유형은 읽기 참조 및 쓰기 참조 발생 여부에 대한 정보를 포함하는 메모리 시스템 |
| 8 |
8 제 7 항에 있어서,상기 메모리 관리 유닛은 상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여 상기 메모리 참조 실패가 발생한 데이터를 상기 제 2 서브 메모리에 로딩시키고, 상기 제 2 서브 메모리의 로딩 가능한 용량이 미리 설정된 임계 값 이하인 경우, 상기 읽기 참조 횟수에 기초하여 상기 제 2 서브 메모리에 저장된 데이터를 상기 제 1 서브 메모리에 저장시키는 것인 메모리 시스템 |
| 9 |
9 제 8 항에 있어서,상기 제 서브 1 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것인 메모리 시스템 |
| 10 |
10 복수의 메모리 계층을 포함하는 메모리 시스템에 있어서,중앙 처리 장치(central processing unit, CPU)로 저장한 데이터를 전송하는 제 1 메모리 계층,상기 제 1 메모리 계층에서 발생한 참조 실패에 응답하여 읽기 참조 실패가 발생한 데이터 또는 쓰기 참조 실패가 발생한 데이터를 로딩하는 제 2 메모리 계층 및상기 중앙 처리 장치에 의해 구동되는 프로그램에 대한 데이터를 상기 제 2 메모리 계층 및 상기 제 1 메모리 계층을 통해 상기 중앙 처리 장치로 전송하는 제 3 메모리 계층을 포함하고,상기 제 2 메모리 계층은 읽기 속도 및 쓰기 속도의 차이가 서로 상이한 제 1 서브 메모리 및 제 2 서브 메모리를 포함하고, 상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 제 1 메모리 계층으로 로딩되는 메모리 시스템 |
| 11 |
11 제 10 항에 있어서,상기 제 2 메모리 계층은 상기 제 1 메모리 계층에서 발생한 참조 실패에 응답하여 읽기 참조 실패가 발생한 데이터 및 쓰기 참조 실패가 발생한 데이터를 서로 다른 메모리에 로딩(loading)하는 것인 메모리 시스템 |
| 12 |
12 제 11 항에 있어서,상기 제 2 메모리 계층은 제 1 서브 메모리 및 제 2 서브 메모리를 포함하고,상기 제 1 서브 메모리는 상기 읽기 참조 실패가 발생한 데이터를 로딩하고, 상기 제 2 서브 메모리는 상기 쓰기 참조 실패가 발생한 데이터를 로딩하며,상기 제 1 서브 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것인 메모리 시스템 |
| 13 |
13 제 12 항에 있어서,상기 제 1 서브 메모리는 하나 이상의 비휘발성 메모리를 포함하는 것인 메모리 시스템 |
| 14 |
14 제 13 항에 있어서,상기 제 1 서브 메모리에 포함된 비휘발성 메모리가 복수 개 존재하는 경우, 상기 복수개의 비휘발성 메모리는 서로 접근 속도가 상이한 것인 메모리 시스템 |
| 15 |
15 제 14 항에 있어서,상기 복수개의 비휘발성 메모리는 상기 제 1 메모리 계층의 하위 계층에 계층 구조를 갖도록 구성되되, 상기 계층 구조는 접근 속도가 빠른 비휘발성 메모리일수록 상위 계층에 배치시키는 구조인 것인 메모리 시스템 |
| 16 |
16 제 12 항에 있어서,상기 제 2 서브 메모리는 하나 이상의 휘발성 메모리를 포함하는 것인 메모리 시스템 |
| 17 |
17 제 10 항에 있어서,상기 제 1 메모리 계층에서 발생한 메모리 참조에 응답하여 상기 제 2 메모리 계층에 데이터가 로딩된 경우, 상기 로딩된 데이터의 참조 유형에 대한 정보를 각 로딩된 데이터별로 수집하는 메모리 관리 유닛을 더 포함하되, 상기 참조 유형은 읽기 참조 및 쓰기 참조 발생 여부에 대한 정보를 포함하는 메모리 시스템 |
| 18 |
18 제 17 항에 있어서,상기 제 2 메모리 계층은 제 1 서브 메모리 및 제 2 서브 메모리를 포함하고,상기 메모리 관리 유닛은 상기 제 1 메모리 계층에서 발생한 메모리 참조 실패에 응답하여 상기 메모리 참조 실패가 발생한 데이터를 상기 제 2 서브 메모리에 로딩시키고, 상기 제 2 서브 메모리에 상기 참조 실패가 발생하여 로딩한 데이터를 저장 가능한 용량이 미리 설정된 임계 값 이하인 경우, 읽기 참조 횟수에 기초하여 상기 제 2 서브 메모리에 저장된 데이터를 상기 제 1 서브 메모리에 저장시키는 것인 메모리 시스템 |
| 19 |
19 제 18 항에 있어서,상기 제 1 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것인 메모리 시스템 |
| 20 |
20 제 18 항에 있어서,상기 메모리 관리 유닛은,상기 제 1 메모리 계층에서 발생한 참조 유형 정보를 상기 제 1 메모리 계층에 로딩된 데이터 별로 생성하는 데이터별 동작 로그 수집부,상기 데이터별 동작 로그 수집부에 의해 생성된 데이터별 참조 유형 정보에 기초하여 상기 제 1 메모리 계층에 로딩된 데이터의 참조 유형을 분류하는 데이터별 참조 유형 분류부 및상기 제 2 서브 메모리의 로딩 가능한 용량이 미리 설정된 임계 값 이하인 경우, 상기 분류된 참조 유형에 기초하여 상기 제 2 서브 메모리에 저장된 데이터를 상기 제 1 서브 메모리에 교체하여 저장시키는 데이터 저장 관리부를 포함하는 것인 메모리 시스템 |
| 21 |
21 복수의 메모리를 포함하는 메인 메모리에 있어서,중앙 처리 장치(central processing unit, CPU)로 데이터를 제공하는 캐쉬 메모리(cache memory)에서 발생한 읽기 참조 실패에 대응하는 데이터를 하위 계층의 저장장치로부터 로딩하는 제 1 서브 메모리 및상기 캐쉬 메모리에서 발생한 쓰기 참조 실패에 대응하는 데이터를 상기 하위 계층의 저장장치로부터 로딩하는 제 2 서브 메모리를 포함하고,상기 제 1 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것이고, 상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 캐쉬 메모리로 로딩되는 메인 메모리 |
| 22 |
22 제 21 항에 있어서,상기 제 1 서브 메모리는 읽기 속도가 상이한 복수의 비휘발성 메모리를 포함하는 것인 메인 메모리 |
| 23 |
23 제 22 항에 있어서,상기 복수의 비휘발성 메모리는 상기 캐쉬 메모리의 하위 계층에 계층 구조를 갖도록 구성되되, 상기 계층 구조는 접근 속도가 빠른 비휘발성 메모리일수록 상위 계층에 배치시키는 구조인 메인 메모리 |
| 24 |
24 제 21 항에 있어서,상기 제 2 서브 메모리는 접근 속도가 상이한 복수의 휘발성 메모리를 포함하는 것인 메인 메모리 |
| 25 |
25 제 24 항에 있어서,상기 복수의 휘발성 메모리는 상기 캐쉬 메모리의 하위 계층에 계층 구조를 갖도록 구성되되, 상기 계층 구조는 접근 속도가 빠른 휘발성 메모리일수록 상위 계층에 배치시키는 구조인 메인 메모리 |
| 26 |
26 복수의 메모리를 포함하는 메인 메모리에 있어서,중앙 처리 장치(central processing unit, CPU)로 데이터를 제공하는 캐쉬 메모리(cache memory)에서 발생한 참조 실패에 대응하는 데이터를 하위 계층의 저장장치로부터 로딩하는 제 2 서브 메모리,상기 제 2 서브 메모리의 로딩 가능한 용량이 미리 설정된 임계 값 이하인 경우, 상기 캐쉬 메모리에서 발생한 메모리 참조 유형에 기초하여 선택된 데이터가 저장되는 제 1 서브 메모리를 포함하고,상기 제 1 서브 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것이고,상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 캐쉬 메모리로 로딩되는 메인 메모리 |
| 27 |
27 제 26 항에 있어서,상기 제 1 서브 메모리는 상기 캐쉬 메모리에서의 읽기 참조 발생율에 기초하여 선택된 데이터가 제 2 서브 메모리로부터 교체되어 저장되는 것인 메인 메모리 |
| 28 |
28 제 26 항에 있어서,상기 제 1 서브 메모리는 접근 속도가 상이한 복수의 비휘발성 메모리를 포함하는 것인 메인 메모리 |
| 29 |
29 제 28 항에 있어서,상기 복수의 비휘발성 메모리는 상기 캐쉬 메모리의 하위 계층에 계층 구조를 갖도록 구성되되, 상기 계층 구조는 접근 속도가 빠른 비휘발성 메모리일수록 상위 계층에 배치시키는 구조인 메인 메모리 |
| 30 |
30 메모리 관리 유닛이 메모리에 로딩된 데이터를 처리하는 방법에 있어서,(a) 캐쉬 메모리로부터 수신한 메모리 참조 실패 정보에 기초하여 참조 실패가 발생한 데이터를 하위 계층의 저장장치로부터 제 2 서브 메모리에 로딩하는 단계,(b) 상기 제 2 서브 메모리에 로딩한 데이터 별로 상기 수신한 메모리 참조 정보에 기초하여 참조 유형을 기록하는 단계 및(c) 상기 제 2 서브 메모리의 로딩 가능한 용량이 미리 설정된 임계 값 이하인 경우, 상기 (b) 단계에서 기록한 참조 유형에 기초하여 상기 제 2 서브 메모리에 로딩된 데이터를 제 1 서브 메모리에 저장하는 단계를 포함하고,상기 제 1 서브 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것이고,상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 캐쉬 메모리로 로딩되는 데이터 처리 방법 |
| 31 |
31 제 30 항에 있어서,상기 (b) 단계는,(b1) 상기 기록한 참조 유형에 기초하여 데이터 별 읽기 참조의 발생율을 산출하는 단계를 포함하고,상기 (c) 단계에서, 상기 제 2 서브 메모리의 로딩 가능한 용량이 미리 설정된 임계 값 이하인 경우, 상기 (b1) 단계에서 산출된 읽기 참조 발생율에 기초하여 선택된 데이터를 제 2 서브 메모리로부터 상기 제 1 서브 메모리로 교체하여 저장하는 것인 데이터 처리 방법 |
| 32 |
32 제 30 항에 있어서,상기 제 1 서브 메모리는 접근 속도가 상이한 복수의 비휘발성 메모리를 포함하는 것인 데이터 처리 방법 |
| 33 |
33 메모리 관리 유닛이 메모리에 로딩된 데이터를 처리하는 방법에 있어서,(a) 캐쉬 메모리로부터 수신한 메모리 참조 실패 정보에 기초하여, 읽기 참조 실패가 발생한 데이터를 하위 계층의 저장장치로부터 제 1 서브 메모리에 로딩하는 단계 및(b) 캐쉬 메모리로부터 수신한 메모리 참조 실패 정보에 기초하여, 쓰기 참조 실패가 발생한 데이터를 하위 계층의 저장장치로부터 제 2 서브 메모리에 로딩하는 단계를 포함하고,상기 제 1 서브 메모리 및 제 2 서브 메모리는 상기 캐쉬 메모리의 하위 계층 메모리에 포함되며,상기 제 1 서브 메모리의 읽기 속도 및 쓰기 속도의 차이는 상기 제 2 서브 메모리의 읽기 속도 및 쓰기 속도의 차이보다 더 큰 것이고,상기 제 1 서브 메모리 또는 제 2 서브 메모리에 로딩된 데이터는 상기 캐쉬 메모리로 로딩되는 데이터 처리 방법 |
| 34 |
34 제 33 항에 있어서,상기 제 1 서브 메모리는 접근 속도가 상이한 복수의 비 휘발성 메모리를 포함하는 것인 데이터 처리 방법 |
| 35 |
35 제 33 항에 있어서,상기 제 2 서브 메모리는 접근 속도가 상이한 복수의 휘발성 메모리를 포함하는 것인 데이터 처리 방법 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US09411719 | US | 미국 | FAMILY |
| 2 | US10140060 | US | 미국 | FAMILY |
| 3 | US10558395 | US | 미국 | FAMILY |
| 4 | US20140019674 | US | 미국 | FAMILY |
| 5 | US20160321013 | US | 미국 | FAMILY |
| 6 | US20190056889 | US | 미국 | FAMILY |
| 7 | US20200125296 | US | 미국 | FAMILY |
| 8 | WO2012091234 | WO | 세계지적재산권기구(WIPO) | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US10140060 | US | 미국 | DOCDBFAMILY |
| 2 | US10558395 | US | 미국 | DOCDBFAMILY |
| 3 | US2014019674 | US | 미국 | DOCDBFAMILY |
| 4 | US2016321013 | US | 미국 | DOCDBFAMILY |
| 5 | US2019056889 | US | 미국 | DOCDBFAMILY |
| 6 | US2020125296 | US | 미국 | DOCDBFAMILY |
| 7 | US9411719 | US | 미국 | DOCDBFAMILY |
| 8 | WO2012091234 | WO | 세계지적재산권기구(WIPO) | DOCDBFAMILY |
| 순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
|---|---|---|---|---|
| 1 | 교육과학기술부 | 세종대학교 산학협력단 | 신진연구지원사업 | 3차원 집적 기술에 기반한 저전력 혼합 메모리 계층 구조 설계 |
| 2 | 교육과학기술부 | 세종대학교 산학협력단 | 대형성과물(슈퍼특허) 설계지원사업 | 비휘발성 메모리와 휘발성 메모리로 구성된 분리된 읽기, 쓰기 메모리 계층을 갖는 혼합 메모리 시스템 구조 및 그 운영 방법 |
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1166803-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20101231 출원 번호 : 1020100140281 공고 연월일 : 20120726 공고 번호 : 특허결정(심결)연월일 : 20120621 청구범위의 항수 : 35 유별 : G06F 13/16 발명의 명칭 : 비휘발성 메모리 및 휘발성 메모리를 포함하는 메모리 시스템 및 그 시스템을 이용한 처리 방법 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 세종대학교산학협력단 서울특별시 광진구 능동로 *** (군... |
| 2 |
(의무자) 세종대학교산학협력단 서울특별시 광진구 능동로 *** (군... |
| 2 |
(권리자) 에스케이하이닉스 주식회사 경기도 이천시... |
등록료란
| 제 1 - 3 년분 | 금 액 | 705,000 원 | 2012년 07월 12일 | 납입 |
| 제 4 년분 | 금 액 | 567,000 원 | 2015년 06월 23일 | 납입 |
| 제 5 년분 | 금 액 | 567,000 원 | 2016년 07월 01일 | 납입 |
| 제 6 년분 | 금 액 | 567,000 원 | 2017년 05월 30일 | 납입 |
| 제 7 년분 | 금 액 | 715,000 원 | 2018년 06월 25일 | 납입 |
| 제 8 년분 | 금 액 | 715,000 원 | 2019년 06월 14일 | 납입 |
| 제 9 년분 | 금 액 | 1,430,000 원 | 2020년 06월 25일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.12.31 | 수리 (Accepted) | 1-1-2010-0880383-05 |
| 2 | [출원서등 보정]보정서 | 2011.01.17 | 수리 (Accepted) | 1-1-2011-0037638-36 |
| 3 | [대리인선임]대리인(대표자)에 관한 신고서 | 2011.02.08 | 수리 (Accepted) | 1-1-2011-0090046-05 |
| 4 | 출원인정보변경(경정)신고서 | 2011.04.13 | 수리 (Accepted) | 4-1-2011-5073277-77 |
| 5 | 의견제출통지서 | 2011.11.22 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0680218-25 |
| 6 | [지정기간연장] 기간연장(단축, 경과구제)신청서 | 2012.01.25 | 수리 (Accepted) | 1-1-2012-0059179-20 |
| 7 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.02.22 | 수리 (Accepted) | 1-1-2012-0142240-44 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.03.22 | 수리 (Accepted) | 1-1-2012-0233238-64 |
| 9 | [명세서등 보정]보정서 | 2012.03.22 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0233239-10 |
| 10 | 등록결정서 | 2012.06.21 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0360464-68 |
| 11 | [출원서등 보정]보정서 | 2013.05.08 | 수리 (Accepted) | 1-1-2013-0406489-54 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1345142838 |
|---|---|
| 세부과제번호 | S2-2010-0024-A |
| 연구과제명 | 비휘발성 메모리와 휘발성 메모리로 구성된 분리된 읽기, 쓰기 메모리 계층을 갖는 혼합 메모리 시스템 구조 및 그 운영 방법 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 세종대학교 |
| 성과제출연도 | 2010 |
| 연구기간 | 201006~201106 |
| 기여율 | 1 |
| 연구개발단계명 | 기타 |
| 6T분류명 | ET(환경기술) |
| 과제고유번호 | 1345142838 |
|---|---|
| 세부과제번호 | S2-2010-0024-A |
| 연구과제명 | 비휘발성 메모리와 휘발성 메모리로 구성된 분리된 읽기, 쓰기 메모리 계층을 갖는 혼합 메모리 시스템 구조 및 그 운영 방법 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 세종대학교 |
| 성과제출연도 | 2010 |
| 연구기간 | 201006~201106 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기타 |
| 6T분류명 | ET(환경기술) |
| 과제고유번호 | 1345172500 |
|---|---|
| 세부과제번호 | 2010-0006785 |
| 연구과제명 | 3차원 집적 기술에 기반한 저전력 혼합 메모리 계층 구조 설계 |
| 성과구분 | 등록 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | |
| 연구주관기관명 | |
| 성과제출연도 | 2012 |
| 연구기간 | 201005~201304 |
| 기여율 | 0.5 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020100140281] | 비휘발성 메모리 및 휘발성 메모리를 포함하는 메모리 시스템 및 그 시스템을 이용한 처리 방법 | 새창보기 |
|---|
중요키워드
| [KST2015194503][세종대학교] | 가상 캐시를 포함하는 메모리 및 그 관리 방법 | 새창보기 |
|---|---|---|
| [KST2015194218][세종대학교] | 공유된 캐쉬들을 제공하는 방법 및 장치 | 새창보기 |
| [KST2015194304][세종대학교] | 텍스쳐 맵핑 파이프라인을 위한 논블로킹 방식의 텍스쳐 캐쉬 메모리 시스템 및 논블로킹 방식의 텍스쳐 캐쉬 메모리의 동작 방법 | 새창보기 |
| [KST2015194261][세종대학교] | 타일 기반 렌더링을 위한 캐쉬 메모리 시스템 및 캐슁 방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|