| 1 |
1
합성수지 기판에 롤 임프린팅으로 채널을 형성하는 제1 단계;상기 채널에 전도성 물질을 충전하여 제1 전극을 형성하는 제2 단계;상기 제1 전극 상에 유기반도체층을 형성하는 제3 단계; 및상기 유기반도체층 상에 전도성 물질로 제2 전극을 형성하는 제4 단계를 포함하며,상기 제1 단계는,상기 채널에 대응하는 패턴을 가지는 스탬프 몰드와 서브롤 사이로 상기 기판을 통과시키면서 상기 기판에 상기 채널을 임프린팅 하는롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 2 |
2
제1항에 있어서,상기 스탬프 몰드는 히팅롤에 설치되는롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 3 |
3
제1항에 있어서,상기 제2 단계는,상기 채널에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 4 |
4
제3항에 있어서,상기 제2 단계는,상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 5 |
5
제3항에 있어서,상기 제4 단계는,상기 유기반도체층 상에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 6 |
6
제1항에 있어서,상기 제2 단계는,상기 채널에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 7 |
7
제6항에 있어서,상기 제2 단계는,상기 채널에 금속물질 또는 전도성 고분자 물질을 충전하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 8 |
8
제6항에 있어서,상기 제4 단계는,상기 유기반도체층 상에 드레인 전극과 소스 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 9 |
9
합성수지 기판에 전도층을 형성하는 제1 단계;상기 기판에 롤 임프린팅으로 채널을 형성하면서 상기 전도층에 의한 제1 전극과 제2 전극을 형성하는 제2 단계; 및상기 채널 내부의 상기 제1 전극과 상기 채널 외부의 제2 전극 상에 유기반도체층을 형성하는 제3 단계를 포함하며,상기 제1 단계는,상기 기판에 투명도전막을 코팅하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 10 |
10
삭제
|
| 11 |
11
제9항에 있어서,상기 제2 단계는,상기 채널의 내부에 소스 전극과 드레인 전극을 형성하고,상기 채널의 외부에 게이트 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 12 |
12
제9항에 있어서,상기 제2 단계는,상기 채널의 내부에 게이트 전극을 형성하고,상기 채널의 외부에 소스 전극과 드레인 전극을 형성하는 롤 임프린팅 공정을 이용한 유기박막트랜지스터 제조방법
|
| 13 |
13
롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;상기 채널에 충전되는 전도성 물질로 형성되는 제1 전극;상기 제1 전극 상에 형성되는 유기반도체층; 및상기 유기반도체층 상에 전도성 물질로 형성되는 제2 전극을 포함하며,상기 채널은,이격 형성되는 제1 채널과 제2 채널을 포함하며,상기 제1 전극은상기 제1 채널에 형성되는 소스 전극과상기 제2 채널에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터
|
| 14 |
14
삭제
|
| 15 |
15
제13항에 있어서,상기 소스 전극 및 상기 드레인 전극은금속물질 또는 전도성 고분자 물질로 형성되는 유기박막트랜지스터
|
| 16 |
16
제13항에 있어서,상기 제1 전극은,상기 채널에 형성되는 게이트 전극인 유기박막트랜지스터
|
| 17 |
17
제13항에 있어서,상기 채널은,100~900 나노미터의 폭을 가지는 유기박막트랜지스터
|
| 18 |
18
전도층이 형성된 상태에서 롤 임프린팅으로 형성되는 채널을 가지는 합성수지 기판;상기 전도층 중 상기 채널의 내부에 위치하는 전도층으로 형성되는 제1 전극;상기 전도층 중 상기 채널의 외부에 위치하는 전도층으로 형성되는 제2 전극; 및상기 제1 전극과 상기 제2 전극 상에 형성되는 유기반도체층을 포함하고,상기 전도층은,상기 기판에 코팅된 투명도전막으로 형성되는 유기박막트랜지스터
|
| 19 |
19
삭제
|
| 20 |
20
제18항에 있어서,상기 채널은 이격 형성되는 제1 채널과 제2 패널을 포함하며,상기 제1 전극은, 상기 제1 채널 내부에 형성되는 소스 전극과상기 제2 채널 내부에 형성되는 드레인 전극을 포함하는 유기박막트랜지스터
|
| 21 |
21
제20항에 있어서,상기 제2 전극은,상기 채널의 외부에 형성되는 게이트 전극인 유기박막트랜지스터
|
| 22 |
22
제18항에 있어서,상기 제1 전극은 상기 채널의 내부에 형성되는 게이트 전극인 유기박막트랜지스터
|
| 23 |
23
제22항에 있어서,상기 제2 전극은,상기 채널의 외부에 이격 형성되는 소스 전극과 드레인 전극을 포함하는 유기박막트랜지스터
|
