| 1 |
1
파이프라인 형태의 직렬로 배치되는 복수의 조합논리부; 각각이 상기 복수의 조합논리부와 일대일로 대응하며, 입력되는 클럭 신호에 따라 상기 복수의 조합논리부 사이에서 이전 스테이지의 조합논리부에서 출력된 데이터를 다음 스테이지의 조합논리부로 전달하는 복수의 래치부; 제1 C소자 및 제2 C소자를 포함하고, 상기 복수의 래치부 각각과 일대일로 대응하여 상기 복수의 래치부 각각에 비동기 방식으로 상기 클럭 신호를 제공하는 복수의 클럭제공부; 및 상기 복수의 클럭제공부와 일대일 대응하여 대응하는 클럭제공부의 출력을 지연하는 복수의 지연부;를 포함하며, 어느 일 스테이지의 클럭제공부의 제2 C소자의 출력이 하이레벨인 동안 상기 일 스테이지의 래치부의 제1 데이터가 상기 일 스테이지의 다음 스테이지로 전달되며, 이전 스테이지의 클럭제공부의 제2 C소자의 출력이 하이레벨이 되어, 상기 이전 스테이지의 래치부의 제2 데이터가 상기 일 스테이지로 전달되기 전, 상기 일 스테이지의 클럭제공부의 제2 C소자의 출력이 로우 레벨이 되도록 다음의 수학식을 만족는 것을 특징으로 하는 파이프라인 회로 장치
|
| 2 |
2
제1항에 있어서, 상기 제1 C소자 및 상기 제2 C소자는 각각 입력, 반전 입력, 리셋 및 출력을 가지며, 상기 제1 C소자의 출력은 상기 제2 C소자의 입력이고, 상기 제2 C소자의 출력은 클럭 신호로 대응하는 래치부에 입력되는 동시에 상기 제1 C소자의 반전 입력이 되는 것을 특징으로 하는 파이프라인 회로 장치
|
| 3 |
3
제2항에 있어서, 상기 클럭제공부의 제1 C소자의 하이 레벨 출력이 클럭제공부의 제2 C소자의 입력에 인가되면 상기 클럭제공부의 제2 C소자의 출력이 하이 레벨이되고, 상기 클럭제공부의 제2 C소자의 하이 레벨 출력이 래치부에 인가되면, 상기 래치부는 상승 에지에서 오픈되어 상기 조합논리부의 데이터를 다음 스테이지로 전달하는 것을 특징으로 하는 파이프라인 회로 장치
|
| 4 |
4
제2항에 있어서, 상기 제1 C소자 및 상기 제2 C소자 각각은 병렬로 연결되는 제1 내지 제3 AND 게이트; 및 직렬로 연결되는 OR 게이트;를 포함하며, 상기 제1 C소자 및 상기 제2 C소자 각각에 대한 입력은 상기 제1 및 제2 AND 게이트에 인가되며, 반전 입력은 제2 및 제3 AND 게이트에 인가되고, 리셋은 상기 제1 내지 제3 AND 게이트에 인가되며, 상기 제1 내지 제3 AND 게이트의 출력은 상기 OR 게이트에 인가되고, OR 게이트의 출력은 제1 및 제3 AND 게이트에 피드백되는 것을 특징으로 하는 파이프라인 회로 장치
|
| 5 |
5
제2항에 있어서, 상기 지연부는 직렬로 연결되는 복수의 지연 AND 게이트를 포함하며, 상기 복수의 지연 AND 게이트 각각은 상기 지연부로의 입력과 이전 지연 AND 게이트의 출력을 입력받아 지연시켜 출력하며, 상기 지연 AND 게이트의 수는 다음의 수학식을 만족하는 것을 특징으로 하는 파이프라인 회로 장치
|
| 6 |
6
삭제
|
