| 1 |
1
데이터 신호의 로직 상태에 응답하여 메모리 셀과 연결된 제 1 비트 라인 및 제 2 비트 라인 중 하나를 플로팅 시키고, 다른 하나의 비트 라인에는 쓰기 전압을 인가하는 쓰기 드라이버;상기 플로팅된 비트 라인의 전압을 입력받아 쓰기 실패 신호를 출력하는 쓰기 실패 감지부; 그리고,상기 쓰기 실패 신호에 응답하여 쓰기 보조 전압을 생성하는 보조 전압 생성부를 포함하되,상기 쓰기 드라이버는 상기 쓰기 보조 전압을 상기 쓰기 전압을 인가한 비트 라인에 추가로 공급하는 스태틱 랜덤 액세스 메모리 장치
|
| 2 |
2
제 1 항에 있어서,상기 플로팅된 비트 라인의 전압은 로직 하이 상태 전압이고, 상기 쓰기 전압은 로직 로우 상태 전압인 스태틱 랜덤 액세스 메모리 장치
|
| 3 |
3
제 2 항에 있어서,상기 쓰기 보조 전압은 상기 쓰기 전압보다 낮은 음의 전압인 스태틱 랜덤 액세스 메모리 장치
|
| 4 |
4
제 3 항에 있어서,상기 쓰기 드라이버는:상기 데이터 신호를 입력받아 반전하여 출력하는 제 1 인버터;일단이 상기 제 1 비트 라인과 연결되고 타단이 상기 보조 전압 생성부의 출력단과 연결되며 상기 제 1 인버터의 출력 신호에 응답하여 턴 온 또는 턴 오프되는 제 1 쓰기 트랜지스터; 그리고일단이 상기 제 2 비트 라인과 연결되고 타단이 상기 보조 전압 생성부의 출력단과 연결되며 상기 데이터 신호에 응답하여 턴 온 또는 턴 오프되는 제 2 쓰기 트랜지스터를 포함하고,상기 제 1 쓰기 트랜지스터 및 상기 제 2 쓰기 트랜지스터의 턴 온/오프은 동작은 서로 상보적인 스태틱 랜덤 액세스 메모리 장치
|
| 5 |
5
제 4 항에 있어서,상기 쓰기 실패 감지부는:상기 데이터 신호에 응답하여 상기 제 1 비트 라인의 전압을 제 1 선택 신호로 출력하는 제 1 선택 트랜지스터;상기 제 1 인버터의 출력 신호에 응답하여 제 2 비트 라인의 전압을 제 2 선택 신호로 출력하는 제 2 선택 트랜지스터; 그리고상기 제 1 선택 신호 또는 제 2 선택 신호를 제 1 입력 신호로 입력받고, 쓰기 동작 동안 로직 로우 상태 전압을 유지하는 쓰기 인에이블 신호를 제 2 입력 신호로 입력받아 논리 연산하여 쓰기 실패 신호를 출력하는 논리 게이트를 포함하되,상기 제 1 입력 신호는 상기 플로팅된 비트 라인의 전압인 스태틱 랜덤 액세스 메모리 장치
|
| 6 |
6
제 3 항에 있어서,상기 보조 전압 생성부는:상기 쓰기 실패 신호를 입력받아 반전하여 보조 전압 제어 신호를 출력하는, 제 1 내지 제 3 인버터들이 직렬로 연결된 인버터 체인;일단이 상기 인버터 체인의 출력단에 연결되고 타단이 상기 보조 전압 생성부의 출력단에 연결되어 상기 보조 전압 제어 신호에 응답하여 상기 쓰기 보조 전압을 출력하는 커패시터; 그리고일단이 접지 전압에 연결되고 타단이 상기 보조 전압 생성부의 출력단에 연결되어 상기 제 1 인버터의 출력 신호에 응답하여 접지 전압을 출력하는 풀다운 트랜지스터를 포함하는 스태틱 랜덤 액세스 메모리 장치
|
| 7 |
7
워드 라인들 그리고 비트 라인 쌍들과 각각 연결되는 메모리 셀들;어드레스 신호에 응답하여 상기 메모리 셀들 중 어느 한 메모리 셀을 선택하기 위한 어드레스 디코더;상기 어드레스 디코더에 의해 선택된 메모리 셀과 연결된 비트 라인 쌍 중 어느 하나를 플로팅 시키고, 다른 하나의 비트 라인에는 쓰기 전압을 인가하는 쓰기 드라이버;상기 플로팅된 비트 라인의 전압 레벨의 변화를 감지하여 쓰기 실패 신호를 출력하는 쓰기 실패 감지부; 그리고상기 쓰기 실패 신호에 응답하여 쓰기 보조 전압을 출력하는 보조 전압 생성부를 포함하되,상기 쓰기 실패 감지부는 상기 플로팅된 비트 라인의 전압 레벨의 로직 상태가 변하는 경우 쓰기 동작 실패에 대응하는 쓰기 실패 신호를 출력하며, 상기 쓰기 드라이버는 상기 쓰기 보조 전압을 상기 쓰기 전압이 인가된 비트 라인에 추가로 공급하는 스태틱 랜덤 액세스 메모리 장치
|
| 8 |
8
제 7 항에 있어서,상기 쓰기 드라이버는 상기 데이터 신호가 로직 하이인 경우 상기 비트 라인 쌍 중 제 1 비트 라인은 플로팅 시키고 상기 제 2 비트 라인에는 상기 쓰기 전압을 인가하며, 상기 데이터 신호가 로직 로우인 경우 상기 제 1 비트 라인에는 상기 쓰기 전압을 인가하고 상기 제 2 비트 라인을 플로팅 시키는 스태틱 랜덤 액세스 메모리 장치
|
| 9 |
9
제 8 항에 있어서,상기 플로팅된 비트 라인의 전압 레벨은 프리차지 전압 레벨이며, 상기 쓰기 전압 레벨은 접지 전압 레벨인 스태틱 랜덤 액세스 메모리 장치
|
| 10 |
10
제 9 항에 있어서,상기 쓰기 보조 전압 생성부는 상기 쓰기 실패 신호에 응답하여 상기 쓰기 전압보다 낮은 음의 전압인 쓰기 보조 전압을 출력하는 스태틱 랜덤 액세스 메모리 장치
|
