| 1 |
1
제1 이미지 데이터에 포함된 제1 비트와, 제2 이미지 데이터에 포함된 제3 비트를 포함하는 제1 비트셋을 생성하고,상기 제1 이미지 데이터에 포함되고 상기 제1 비트의 상위 비트인 제2 비트와, 상기 제2 이미지 데이터에 포함되고 상기 제3 비트의 상위 비트인 제4 비트를 포함하는 제2 비트셋을 생성하는 포멧터(formater);상기 제1 비트셋을 직렬화시키는 제1 직렬화기;상기 제2 비트셋을 직렬화시키는 제2 직렬화기;직렬화된 상기 제1 비트셋을 제1 차동 신호로 변환하는 제1 출력 드라이버;직렬화된 상기 제2 비트셋을 제2 차동 신호로 변환하는 제2 출력 드라이버; 및상기 포멧터, 상기 제1 및 제2 직렬화기, 상기 제1 및 제2 출력 드라이버에 전달되는 복수의 클럭 신호를 생성하는 클럭 생성기(clock generator)를 포함하는 데이터 인터페이스
|
| 2 |
2
제 1항에 있어서,상기 제1 차동 신호는 HD(High Density) 채널로 전송되고,상기 제2 차동 신호는 LD(Light Density) 채널로 전송되는 데이터 인터페이스
|
| 3 |
3
제 1항에 있어서,상기 포멧터로부터 수신한 상기 제1 또는 제2 비트셋에 트랜지션이 없는 경우, 상기 제1 또는 제2 비트셋을 하나 이상의 트랜지션을 포함하는 비트셋으로 변환시키는 프리 로직(pre-logic)을 더 포함하는 데이터 인터페이스
|
| 4 |
4
제 1항에 있어서,상기 제1 및 제2 이미지 데이터는 N개(N은 짝수)의 비트를 포함하되,상기 제1 비트셋은 상기 제1 및 제2 이미지 데이터의 하위 N/2비트를 포함하고, 상기 제2 비트셋은 상기 제1 및 제2 이미지 데이터의 상위 N/2비트를 포함하는 데이터 인터페이스
|
| 5 |
5
제 1항에 있어서,상기 포멧터는 상기 제1 및 제2 이미지 데이터를 제3 비트셋으로 변환하되,상기 제3 비트셋은 상기 제1 이미지 데이터에 포함되고 상기 제1 비트와 상기 제2 비트 사이에 위치하는 제5 비트와, 상기 제2 이미지 데이터에 포함되고 상기 제3 비트와 상기 제4 비트 사이에 위치하는 제6 비트를 포함하는 데이터 인터페이스
|
| 6 |
6
제 5항에 있어서,상기 제3 비트셋을 직렬화시키는 제3 직렬화기와,직렬화된 상기 제3 비트셋을 제3 차동 신호로 변환하는 제3 출력 드라이버를 더 포함하는 데이터 인터페이스
|
| 7 |
7
제 1항에 있어서,상기 포멧터는,상기 제1 및 제2 이미지 데이터의 상위 비트와 하위 비트에 포함된 트랜지션의 수를 카운트하는 복수의 토글 카운터와,상기 제1 및 제2 이미지 데이터의 상기 상위 비트과 상기 하위 비트에 포함된 트랜지션의 수를 비교하는 비교기와,상기 상위 비트 및 상기 하위 비트 중에서 트랜지션이 많은 비트를 상기 제1 비트셋에 할당하고, 상기 상위 비트 및 상기 하위 비트 중에서 트랜지션이 적은 비트를 상기 제2 비트셋에 할당하는 상기 복수의 멀티플렉서와,제1 비트셋 또는 제2 비트셋이 LSB 비트셋인지 MSB 비트셋인지 여부를 나타내는 더미 비트를 생성하는 더미 비트 생성기(dummy bit generator)를 포함하는 데이터 인터페이스
|
| 8 |
8
제 7항에 있어서,상기 제1 비트셋 및 상기 제2 비트셋은 상기 더미 비트 생성기에서 생성된 제1 더미 비트와 제2 더미 비트를 각각 더 포함하는 데이터 인터페이스
|
| 9 |
9
제1 이미지 데이터에 포함된 제1 비트와, 제2 이미지 데이터에 포함된 제3 비트를 포함하는 제1 비트셋을 제1 채널을 통해 수신하고, 상기 제1 이미지 데이터에 포함되고 상기 제1 비트의 상위 비트인 제2 비트와, 상기 제2 이미지 데이터에 포함되고 상기 제3 비트의 상위 비트인 제4 비트를 포함하는 제2 비트셋을 제2 채널을 통해 수신하고, 클럭 생성기에서 제공된 클럭 신호를 기초로 하여 상기 제1 및 제2 비트셋을 샘플링하고,클럭데이터 복원회로(CDR circuit)에서 제공되는 다중 위상 클럭 신호를 조절함으로써, 상기 제1 및 제2 비트셋의 각각의 샘플링 타이밍을 조절하는 데이터 전송 방법
|
| 10 |
10
제 9항에 있어서,제1 이미지 데이터에 포함된 제1 비트와, 제2 이미지 데이터에 포함된 제3 비트를 포함하는 제1 비트셋을 생성하고,상기 제1 이미지 데이터에 포함되고 상기 제1 비트의 상위 비트인 제2 비트와, 상기 제2 이미지 데이터에 포함되고 상기 제3 비트의 상위 비트인 제4 비트를 포함하는 제2 비트셋을 생성하고,상기 제1 비트셋과 상기 제2 비트셋을 직렬화하고,직렬화된 상기 제1 비트셋과 상기 제2 비트셋을 제1 차동 신호와 제2 차동 신호로 변환하는 것을 더 포함하는 데이터 전송 방법
|
