| 1 |
1
압축된 입력 데이터와 압축된 패턴 데이터의 길이가 동일한지 비교하는 길이 비교부; 및상기 압축된 입력 데이터와 상기 압축된 패턴 데이터가 동일한지 비교하는 데이터 비교부를 포함하는 데이터 패턴 탐지 장치
|
| 2 |
2
청구항 1에 있어서, 상기 길이 비교부에서 길이가 동일한 것으로 판정한 경우 및 상기 데이터 비교부에서 데이터가 동일한 것으로 판정한 경우 활성화된 탐지 플래그를 플래그 생성부를 더 포함하는 데이터 패턴 탐지 장치
|
| 3 |
3
청구항 1에 있어서, 상기 데이터 비교부는 상기 길이 비교부에서 길이가 동일한 것으로 판정된 경우에 동작하는 데이터 패턴 탐지 장치
|
| 4 |
4
청구항 1에 있어서, 입력된 데이터를 압축하여 상기 압축된 입력 데이터를 출력하는 압축부를 더 포함하는 데이터 패턴 탐지 장치
|
| 5 |
5
청구항 1에 있어서, 상기 압축된 패턴 데이터를 저장하는 저장부를 더 포함하는 데이터 패턴 탐지 장치
|
| 6 |
6
메모리 셀 어레이 및호스트로부터 요청된 데이터의 입출력을 위하여 상기 메모리 셀 어레이를 제어하는 제어장치를 포함하되, 상기 제어장치는호스트로부터 요청된 데이터가 소정의 패턴을 가지는지 판단하는 패턴 판별 장치; 호스트로부터 요청된 논리 주소와 상기 메모리 셀 어레이의 주소 사이의 대응 관계를 저장하는 주소 매핑 테이블; 및상기 요청된 데이터가 상기 소정의 패턴을 가지는 경우 상기 호스트로부터 요청된 주소에 대응하는 물리 주소로서 상기 소정의 패턴에 대응하는 주소를 지정하는 제어부를 포함하는 반도체 장치
|
| 7 |
7
청구항 6에 있어서, 상기 패턴 판별 장치는쓰기 요청된 데이터를 압축한 제 1 데이터의 길이와 상기 소정 패턴의 데이터를 압축한 제 2 데이터의 길이를 비교하는 길이 비교부; 및상기 제 1 데이터와 상기 제 2 데이터를 비교하는 데이터 비교부를 포함하는 반도체 장치
|
| 8 |
8
청구항 7에 있어서, 상기 패턴 판별 장치는 상기 길이 비교부에서 길이가 동일한 것으로 판정한 경우 및 상기 데이터 비교부에서 데이터가 동일한 것으로 판정한 경우 활성화된 탐지 플래그를 플래그 생성부를 더 포함하는 반도체 장치
|
| 9 |
9
청구항 7에 있어서, 상기 데이터 비교부는 상기 길이 비교부에서 길이가 동일한 것으로 판정된 경우에 동작하는 반도체 장치
|
| 10 |
10
청구항 7에 있어서, 상기 쓰기 요청된 데이터를 압축하여 상기 제 1 데이터를 출력하는 압축부를 더 포함하는 반도체 장치
|
| 11 |
11
청구항 7에 있어서, 상기 제 2 데이터를 저장하는 저장부를 더 포함하는 반도체 장치
|
| 12 |
12
청구항 7에 있어서, 상기 제어부는 상기 패턴 판별 장치에서 상기 쓰기 요청된 데이터가 상기 소정의 패턴을 갖지 않는 것으로 판단하는 경우 상기 제 1 데이터를 상기 메모리 셀 어레이에 저장하는 반도체 장치
|
| 13 |
13
청구항 12에 있어서, 상기 제어장치는 상기 제 1 데이터를 임시 저장하는 쓰기 버퍼를 더 포함하는 반도체 장치
|
| 14 |
14
청구항 13에 있어서, 상기 제어부는 상기 쓰기 버퍼에 여유 공간이 없는 경우 상기 쓰기 버퍼의 데이터를 상기 메모리 셀 어레이에 저장하고 상기 제 1 데이터를 상기 쓰기 버퍼에 저장하는 반도체 장치
|
| 15 |
15
청구항 12에 있어서, 상기 제어장치는 상기 메모리 셀 어레이에서 읽은 데이터의 압축을 해제하는 압축 해제부를 더 포함하는 반도체 장치
|
| 16 |
16
청구항 15에 있어서, 상기 제어장치는 상기 메모리 셀 어레이에서 읽은 데이터를 임시 저장하는 읽기 버퍼를 더 포함하는 반도체 장치
|
| 17 |
17
쓰기 요청된 데이터를 압축하는 제 1 단계;상기 쓰기 요청된 데이터가 소정 패턴을 가지는지 판단하는 제 2 단계; 및상기 쓰기 요청된 데이터가 상기 소정 패턴을 가지는 경우 쓰기 요청된 논리 주소를 제 1 물리 주소에 대응시키는 제 3 단계;를 포함하되, 상기 제 2 단계는상기 쓰기 요청된 데이터를 압축한 제 1 데이터의 길이와 상기 소정 패턴의 데이터를 압축한 제 2 데이터의 길이를 비교하는 제 2-1 단계; 및상기 제 1 데이터와 상기 제 2 데이터를 비교하는 제 2-2 단계를 포함하는 반도체 장치의 동작 방법
|
| 18 |
18
청구항 17에 있어서, 상기 제 2-2 단계는 상기 제 1 데이터의 길이와 상기 제 2 데이터의 길이가 동일한 경우에 수행되는 반도체 장치의 동작 방법
|
| 19 |
19
청구항 17에 있어서, 쓰기 요청된 데이터가 상기 소정 패턴을 가지지 않는 경우 상기 제 1 데이터를 메모리 셀 어레이에 저장하는 단계를 더 포함하는 반도체 장치의 동작 방법
|
| 20 |
20
청구항 19에 있어서, 읽기 요청된 논리 주소에 대응하는 물리 주소가 상기 제 1 물리 주소인 경우 상기 소정 패턴의 데이터를 생성하여 출력하는 단계 및 상기 읽기 요청된 논리 주소에 대응하는 물리 주소가 상기 제 1 물리 주소가 아닌 경우 상기 메모리 셀 어레이에서 읽은 데이터에 따라 출력 데이터를 생성하는 단계를 더 포함하는 반도체 장치의 동작 방법
|
