| 1 |
1
전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 제1 및 제2 스위칭 소자가 DC 링크 커패시터와 직렬 연결되어 전류가 통과되는 복수의 수동소자에 형성되는 제1 루트와,상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 상기 제2 스위칭 소자에 병렬 연결되는 제3 스위칭 소자와, 상기 제3 스위칭 소자에 직렬 연결된 사이리스터(thyristor)와 복수의 수동소자에 형성되는 제2 루트와,상기 제3 스위칭 소자에 병렬 연결되는 커패시터를 통해 제3 루트가 구성되는 토폴로지와,기설정된 주기에 따라 각 루트별 전류값 모니터링을 통해 트립 전류 임계치 초과 여부를 체크하여 체크 결과에 따라 트립 신호를 통해 사이리스터의 동작을 제어하고, 전류 상쇄되어 영전류로 분리된 루트를 식별하여 복수의 스위칭 소자의 동작을 제어하는 제어부를 포함하며,상기 제3 루트는 상기 제2 및 제3 스위칭 소자 개방 시 상기 제2 루트와 병렬로 연결되는 커패시터와 스위칭 소자를 통해 형성되는 것을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 2 |
2
제1항에 있어서, 상기 제2 스위칭 소자는,상기 제어부의 제어 하에 제1 루트 내 기설정된 트립 전류 임계치 초과 시 생성되어 사이리스터로 입력되는 트립 신호에 의해 턴-온(turn-on)된 사이리스터를 통해 고주파 역전류가 상기 제1 루트로 주입되어 주입된 전류에 의해 상기 제1 루트 내 전류가 상쇄되는 경우 개방됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 3 |
3
제1항에 있어서, 상기 사이리스터는,상기 제1 루트에서 검출된 전류가 기설정된 트립(trip) 전류 이상에 따라 턴-온(turn on)됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 제2 루트와 병렬로 연결된 커패시터는 루트 형성 초기에 방전 상태임을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 6 |
6
제1항에 있어서,복수의 루트 생성 초기에 제2 루트 형성에 연계되는 제3 스위칭 소자는 닫힘 상태를 유지하고, 기설정된 트립 전류 기반 트립 신호 발생 시 턴온되는 사이리스터에 의해 상기 제 2루트에 흐르는 전류가 제로크로싱(zero crossing) 할 때 개방 상태를 유지함을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 7 |
7
제1항에 있어서, 상기 제3 루트 내 커패시터는 사이리스터가 턴온되어 제2 루트 형성에 연계된 제3 스위칭 소자가 개방 상태인 경우 충전됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 8 |
8
제7항에 있어서, 상기 제3 스위칭 소자 개방에 의해 제3 루트에 흐르는 전류는 하기의 식으로 도출됨을 특징으로 하는 HVDC 시스템의 DC 차단 장치
|
| 9 |
9
전류 흐름 경로가 규정되는 적어도 하나 이상의 루트와 복수의 스위칭 소자를 포함하는 토폴로지(topology)에서 기설정된 주기에 따라 복수의 루트별 전류값을 모니터링하는 과정과,상기 복수의 루트에서 제1 루트 내 전류값에 대한 기설정된 트립 전류 임계치 초과 여부를 판단하여 임계치가 초과된 경우 트립 신호를 발생하는 과정과,발생된 상기 트립 신호에 의해 상기 제1 루트 내 전류 상쇄 시 개방 상태를 유지하는 제2 스위칭 소자에 병렬 연결되는 사이리스터(thyristor)가 턴온되는 과정과,상기 사이리스터가 턴온된 토폴로지 내 제2 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 상기 제2 스위칭 소자와, 상기 제2 루트 형성에 연계되는 제3 스위칭 소자가 개방되고, 제3 루트 형성에 연계되는 제4 스위칭 소자가 닫히는 과정과,상기 제3 루트 내 전류를 모니터링하고, 모니터링 결과 영전류 발생 시 제1 스위칭 소자를 개방하는 과정을 포함함을 특징으로 하는 HVDC 시스템의 DC 차단 방법
|
| 10 |
10
제9항에 있어서, 상기 제1 루트는,복수의 스위칭 소자를 포함하고, DC 선로와 적어도 하나 이상의 AC 네트워크를 상호 연결시키고, 상기 AC 네트워크와 DC 선로 간의 전력 변환을 위한 전류 흐름 경로를 제어함을 특징으로 하는 HVDC 시스템의 DC 차단 방법
|
| 11 |
11
제9항에 있어서, 상기 제3 루트는,직렬로 연결되어 일대일 페어링된 커패시터와 스위칭 소자가 각각 병렬로 연결되어 형성되며, 상기 복수의 루트 생성 초기에 상기 제2 루트 형성에 연계되는 커패시터는 충전 상태이고, 상기 충전 상태 커패시터에 병렬 연결된 커패시터는 방전된 상태임을 특징으로 하는 HVDC 시스템의 DC 차단 방법
|
| 12 |
12
제9항에 있어서, 상기 제3 루트 내 커패시터는 사이리스터가 턴온되어 제2 루트의 고주파 역전류로 인하여 상기 제1 루트 내 고장전류의 제로크로싱(zero crossing)이 발생 후 상기 제2 스위칭 소자와 상기 제3 스위칭 소자가 개방 상태인 경우 충전됨을 특징으로 하는 HVDC 시스템의 DC 차단 방법
|
