| 1 |
1
외부로부터 입력 받은 챌린지 신호에 응답하여 듀얼 레일 로직의 특성을 갖도록 역함수(inversion function)를 구현하여 각 레일별 전력 소비량을 나타내는 신호를 출력하는 AES S-박스; 및상기 AES S-박스로부터 출력된 각 레일별 전력 소비량을 나타내는 신호를 입력받아, 상기 각 레일별 전력 소비량에 기초하여 하나의 신호를 출력하는 아날로그 비교기;를 포함하되,상기 AES S-박스는 GF(24) 역함수를 구현하기 위해, 복수 개가 병렬 상태로 연결되어, 외부로부터 입력받은 챌린지 신호에 응답하여 각 레일별 전력 소비량을 나타내는 한 쌍의 신호를 각각 출력하는 복수 개의 역함수 모듈을 포함하고,상기 역함수 모듈은 듀얼 레일 로직을 구성하는 내부 노드의 커패시턴스들에 대한 크기와 저장될 수 있는 전류의 양을 서로 상이하게 구성하는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 2 |
2
제1항에 있어서,상기 AES S-박스는,상기 복수 개의 역함수 모듈로부터 출력된 각각의 역함수 모듈 별 한 쌍의 신호를 입력받고, 입력받은 복수 개의 한 쌍의 신호 중 외부로부터 입력받은 챌린지 신호에 응답하여 한 쌍의 신호를 선택한 후 출력하는 멀티 플렉서;를 더 포함하는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 3 |
3
제1항에 있어서,상기 역함수 모듈은 상기 GF(24) 역함수를 구현하기 위해 압축 NMOS 트리 형태로 이루어지는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 4 |
4
제1항에 있어서,상기 챌린지 신호는 6 비트 입력값이 랜덤하게 설정되는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 5 |
5
제4항에 있어서,상기 챌린지 신호는 6 비트의 입력값 중 상위 4 비트는 상기 복수 개의 역함수 모듈로 각각 입력되고, 나머지 하위 2 비트는 상기 멀티 플렉서로 입력되는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 6 |
6
제1항에 있어서,복수 개의 AES S-박스가 캐스케이드(cascade) 형태로 더 연결되는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
| 7 |
7
제1항에 있어서,상기 아날로그 비교기는상기 각 레일별 전력 소비량을 나타내는 복수 개의 신호를 센스 증폭기를 통해 증폭하여 비교한 후, 가장 큰 크기의 신호에 응답하여 하이 레벨 신호를 출력하는 것을 특징으로 하는 AES 암호 알고리즘의 S-박스를 이용한 물리적 복제 방지기능 회로
|
