| 1 |
1
디지털 신호에 따라 전원 전압의 크기를 조절하는 전압 조정기;제1 노드와 제2 노드 사이에 연결되고, 상기 크기를 조절한 전원 전압을 기준으로 공진 신호를 발생하는 LC탱크 회로; 및상기 공진 신호를 발진 또는 발진 상태를 변형시켜 상기 제1노드 와 제2 노드 각각에 제1 및 제2 출력 전압 신호를 출력하는 차동 증폭 회로를 포함하는 발진 회로
|
| 2 |
2
제 1 항에 있어서,상기 전압 조정기는, 디지털 신호에 따라 전원 전압의 크기를 조절하여 상기 LC 탱크 회로로 출력하는 제1 스위치를 포함하는 발진 회로
|
| 3 |
3
제 1 항에 있어서,상기 LC 탱크 회로는, 적어도 하나의 인덕터 및 커패시터를 포함하는 발진 회로
|
| 4 |
4
제 3 항에 있어서, 상기 차동 증폭 회로는, 상기 제1 노드와 접지 단자 사이에 연결된 제1 트랜지스터; 및상기 제2 노드와 상기 접지 단자 사이에 연결된 제2 트랜지스터를 포함하는 발진 회로
|
| 5 |
5
제 4 항에 있어서, 상기 차동 증폭 회로는, 상기 제1 노드에 연결된 제3 트랜지스터;상기 제3 트랜지스터와 상기 접지 단자 사이에 연결된 제2 스위치;상기 제2 노드에 연결된 제4 트랜지스터; 및상기 제4 트랜지스터와 상기 접지 단자 사이에 연결된 제3 스위치를 더 포함하고,상기 제2 및 제3 스위치들이 디지털 신호에 따라 턴-온 되면, 상기 공진 신호는 상기 제1 내지 제4 트랜지스터들을 통해 일정한 진폭을 가지는 신호로 발진 되고, 상기 제2 및 제3 스위치들이 턴-오프 되면, 상기 제1 및 제2 트랜지스터들을 통해 상기 공진 신호가 상대적으로 작은 진폭을 가지는 신호로 발진되어 상기 제1 및 제2 출력 신호 전압으로 출력되는 발진 회로
|
| 6 |
6
제 5 항에 있어서,상기 차동 증폭 회로는 상기 제2 및 제3 스위치들의 턴-온 또는 턴-오프에 따라, 상기 공진 신호의 발진 진폭 상태를 변형하는 발진 회로
|
| 7 |
7
전원 전압을 기준으로 공진 신호를 출력하기 위해 제1 및 제2 노드에 병렬로 연결된 제1 인덕터 및 커패시터, 제1 디지털 신호에 따라 상기 공진 신호를 발진 또는 발진 상태를 변형하여 제1 및 제2 출력 전압 신호로 출력하는 차동 증폭 회로 및 상기 제1 및 제2 출력 전압 신호를 단일 발진 신호로 변환하기 위해 상기 제1 인덕터와 병렬로 연결된 제2 인덕터로 구성된 트랜스포머를 포함하는 발진 회로; 및상기 단일 발진 신호를 출력하는 안테나를 포함하는 송신기
|
| 8 |
8
제 7 항에 있어서,상기 차동 증폭 회로는, 상기 제1 노드와 접지 단자 사이에 연결된 제1 트랜지스터;상기 제2 노드와 접지 단자 사이여 연결된 제2 트랜지스터;상기 제1 노드에 연결된 제3 트랜지스터;상기 제3 트랜지스터와 접지 단자 사이에 연결된 제1 스위치;상기 제2 노드에 연결된 제4 트랜지스터; 및 상기 제4 트랜지스터와 접지 단자 사이에 연결된 제2 스위치를 포함하되, 상기 제1 및 제2 스위치들이 상기 제1 디지털 신호에 의해 턴-온 되면, 상기 제1 내지 제4 트랜지스터들에 의해 상기 공진 신호를 일정한 진폭을 가지는 신호로 발진하고, 상기 제1 및 제2 스위치들이 턴-오프 되면, 상기 제1 및 제2 트랜지스터들에 의해 상기 공진 신호를 상대적으로 작은 진폭을 가지는 신호로 발진하여 상기 제1 및 제2 출력 전압 신호로 출력하는 송신기
|
| 9 |
9
제 8 항에 있어서, 상기 제2 인덕터와 상기 안테나 사이의 임피던스를 정합하는 정합 회로를 더 포함하는 송신기
|
| 10 |
10
제 9 항에 있어서, 상기 제2 인덕터 및 상기 안테나 사이에는 제2 디지털 신호에 의해 상기 단일 발진 신호의 출력을 조절하는 제3 스위치를 더 포함하는 송신기
|
| 11 |
11
제 10 항에 있어서,제3 디지털 신호에 의해 상기 제1 인덕터 및 상기 커패시터로 출력되는 상기 전원 전압의 크기를 조절하기 위한 제4 스위치를 포함하는 전압 조정기를 더 포함하는 송신기
|
| 12 |
12
제 11 항에 있어서,상기 제1 내지 제3 디지털 신호 중 하나를 반전하여 제4 디지털 신호로 변환하는 인버터; 및 상기 커패시터 및 상기 차동 증폭 회로 사이에 연결되며, 상기 제4 디지털 신호에 따라 상기 제1 및 제2 노드 사이를 단락하는 제5 스위치를 더 포함하는 송신기
|
| 13 |
13
제 12 항에 있어서, 상기 제1 내지 제3 디지털 신호를 출력하기 위한 복수의 지연 소자들로 구성된 신호 변형부를 더 포함하는 송신기
|
| 14 |
14
제 7 항에 있어서,상기 커패시터는 버랙터 소자인 송신기
|
