| 1 |
1
패턴이 형성된 기재를 준비하는 단계;상기 패턴이 형성된 기재에 나노물질층을 선택적으로 형성하는 단계;상기 나노물질층이 선택적으로 형성된 상기 기재에 다공성 탄성층을 형성하는 단계;상기 선택적으로 형성된 나노물질층 및 상기 나노물질층에 형성된 상기 다공성 탄성층을 선택적으로 제거하는 단계; 및,상기 패턴 내부에 금속을 충진하는 단계를 포함하고,상기 선택적으로 형성된 나노물질층 및 상기 나노물질층에 형성된 상기 다공성 탄성층을 선택적으로 제거함으로써 상기 패턴이 형성된 기재와 상기 패턴 내부에 충진된 금속 간의 직접 접촉이 발생하는 것인,반도체 소자의 배리어층 형성 방법
|
| 2 |
2
제 1 항에 있어서,상기 나노물질층은 나노튜브, 나노와이어, 콜로이드, 나노 파티클, 또는 다공성 박막 형태인 것인, 반도체 소자의 배리어층 형성 방법
|
| 3 |
3
제 1 항에 있어서,상기 나노물질층의 두께는 1 nm 내지 10 ㎛인 것인, 반도체 소자의 배리어층 형성 방법
|
| 4 |
4
제 1 항에 있어서,상기 나노물질층은 졸-겔법, 스핀코팅, 딥핑코팅, 또는 스프레이 코팅에 의해 상기 기재에 형성되는 것인, 반도체 소자의 배리어층 형성 방법
|
| 5 |
5
제 1 항에 있어서,상기 탄성층은 층상 조립법에 의해 형성된 것인, 반도체 소자의 배리어층 형성 방법
|
| 6 |
6
제 1 항에 있어서,상기 탄성층은 폴리알릴아민하이드로클로라이드, 폴리스티렌술포네이트, 폴리아크릴산, 폴리에틸렌이민, 폴리디알릴디메틸암모늄클로라이드, 폴리(4-비닐벤질트리메틸암모늄클로라이드), 폴리비닐술폰산, 술폰화 폴리스티렌, 폴리(3,4-에틸렌디옥시티오펜), 페리틴, 폴리멜라민-co-포름알데히드, 5-하이드록시메틸퍼퓨랄, 프로필렌글리콜메틸에테르아세테이트, 폴리(4-비닐페놀), 및 이들의 조합들로 이루어진 군으로부터 선택된 것을 포함하는 것인, 반도체 소자의 배리어층 형성 방법
|
| 7 |
7
삭제
|
| 8 |
8
제 1 항에 있어서,상기 탄성층에 접착층을 형성하는 것을 추가 포함하는, 반도체 소자의 배리어층 형성 방법
|
| 9 |
9
제 1 항에 있어서,상기 나노물질층을 제거하는 것은, 반응 이온 에칭, 애싱, 또는 습식 에칭에 의해 수행하는 것인, 반도체 소자의 배리어층 형성 방법
|
| 10 |
10
제 1 항에 있어서,상기 패턴 내부에 금속을 충진하는 것은 전기도금, 무전해도금, 화학기상증착, 원자층증착, 또는 스퍼터링에 의해 수행하는 것인, 반도체 소자의 배리어층 형성 방법
|
| 11 |
11
제 1 항에 있어서,상기 금속은 Cu, Al, Li, Ni, Co, Fe, Cr, Zn, B, Ag, Ge, Sn, In, V, Ti, Y, Zr, Nb, Ta, W, La, Ce, Pr, Pd, Nd, 및 이들의 조합들로 이루어진 군으로부터 선택되는 것을 포함하는 것인, 반도체 소자의 배리어층 형성 방법
|
