| 1 |
1
디지털 LDO 레귤레이터에 있어서, 선택적으로 구동하는 복수의 트랜지스터들을 포함하고 상기 구동된 트랜지스터를 통과한 전압을 출력하는 트랜지스터부;상기 트랜지스터부의 출력 전압을 분배하여 궤환전압을 생성하는 전압 분배부;미리 설정된 기준전압과 상기 궤환전압을 비교하여 복수의 오차값들을 산출하는 비교부; 제1 또는 제2 모드로 동작하며 상기 트랜지스터부의 구동 트랜지스터를 결정하는 제어신호를 출력하는 제어부; 및상기 복수의 오차값들에 의거하여 상기 제어부의 동작모드를 결정하는 모드 결정부를 포함하고,상기 디지털 LDO 레귤레이터는바이어스 회로로 구성되어 VDD에 민감한 게이트 전압을 가지는 NMOS를 포함하는 적응형 VSS 드라이버를 더 포함하고,상기 적응형 VSS 드라이버는상기 제어부에서 출력되는 제어 신호를 상기 복수의 트랜지스터들의 게이트 전압으로 인가시키되, 상기 복수의 트랜지스터들이 VDD의 변화에 둔감하게 동작하도록 하는 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 트랜지스터부는 8개의 파워 MOSFET를 포함하며,상기 제어부의 제어신호에 의거하여 동작될 MOSFET를 선택하는 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 4 |
4
제3항에 있어서, 상기 8개의 파워 MOSFET들은 그 크기가 각각 2n(0≤n≤7)인 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 5 |
5
제3항에 있어서, 상기 제어부는 8개의 MOSFET에 대응된 8비트의 제어신호에 의거하여 동작될 MOSFET를 결정하는 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 6 |
6
제1항에 있어서, 상기 비교부는음의 입력 단자를 통해 기준전압을 수신하고 양의 입력 단자를 통해 상기 궤환 전압을 수신하여 다운(down) 신호를 결정하는 제1 비교기;음의 입력단자를 통해 상기 궤환 전압을 수신하고 양의 입력 단자를 통해 기준전압을 수신하여 업(up) 신호를 결정하는 제2 비교기; 및연속되는 3개의 상기 업/다운 신호를 저장하는 3개의 D플립플롭을 포함하는 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 7 |
7
제6항에 있어서, 상기 모드 결정부는 상기 업/다운 신호로 표현되는 오차값들에 기초하여 출력단의 부하가 크지 않다고 판단된 경우 상기 제어부의 동작 모드를 카운터 모드로 결정하고, 출력단의 부하가 크다고 판단된 경우 상기 제어부의 동작 모드를 PID 제어 모드로 결정하는 것을 특징으로 하는 디지털 LDO 레귤레이터
|
| 8 |
8
디지털 LDO 레귤레이터 제어 방법에 있어서,선택적으로 구동하는 복수의 트랜지스터를 통과한 전압을 출력하는 단계;상기 트랜지스터를 통과하여 출력된 전압을 분배하여 궤환전압을 생성하는 단계;미리 설정된 기준전압과 상기 궤환전압을 비교하여 복수의 오차값들을 산출하는 단계;상기 복수의 오차값들에 의거하여 상기 LDO 레귤레이터의 동작 모드를 결정하는 단계; 및상기 결정된 동작 모드에 의거하여 상기 복수의 트랜지스터들을 선택적으로 구동시키는 단계를 포함하고,상기 오차값 산출 단계는상기 기준 전압과 상기 궤환 전압의 비교 결과에 의거하여 상기 궤환 전압이 상기 기준 전압 보다 크면 다운 신호를 오차값으로 산출하고, 상기 궤환 전압이 상기 기준 전압 보다 작으면 업 신호를 오차값으로 산출하고,상기 동작 모드 결정 단계는상기 업/다운 신호로 표현되는 오차값들에 기초하여 출력단의 부하가 크지 않다고 판단된 경우 상기 LDO 레귤레이터의 동작 모드를 카운터 모드로 결정하고, 출력단의 부하가 크다고 판단된 경우 상기 LDO 레귤레이터의 동작 모드를 PID 제어 모드로 결정하는 것을 특징으로 하는 디지털 LDO 레귤레이터 제어 방법
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
