| 1 |
1
제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함하는 증폭기;상기 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되는 제1 적분 커패시터;상기 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되는 제2 적분 커패시터; 및제어 신호에 응답하여 입력 신호를 샘플링하고, 상기 제어 신호에 응답하여 상기 입력 신호 및 피드백 신호를 상기 제1 적분 커패시터와 상기 제2 적분 커패시터를 통해 적분하는 스위치드-커패시터 회로를 포함하는 스위치드-커패시터 적분기
|
| 2 |
2
제1항에 있어서,상기 제1 출력 단자는,비 반전 출력 신호를 출력하고,상기 제2 출력 단자는,반전 출력 신호를 출력하는,스위치드-커패시터 적분기
|
| 3 |
3
제1항에 있어서,피드백 커패시터를 통해 레퍼런스 신호를 샘플링하여 상기 피드백 신호를 생성하고, 상기 피드백 신호를 상기 스위치드-커패시터 회로로 전달하는 피드백 회로를 더 포함하는 스위치드-커패시터 적분기
|
| 4 |
4
제3항에 있어서,상기 레퍼런스 신호는,비 반전 레퍼런스 신호 및 반전 레퍼런스 신호를 포함하고,상기 피드백 회로는,상기 제어 신호에 응답하여 상기 비 반전 레퍼런스 신호 또는 상기 반전 레퍼런스 신호 중 적어도 하나를 샘플링하여 상기 피드백 신호를 생성하는,스위치드-커패시터 적분기
|
| 5 |
5
제3항에 있어서,상기 피드백 회로는,상기 레퍼런스 신호에 기초하여 제1 피드백 신호를 생성하고, 상기 제1 피드백 신호를 상기 제1 적분 커패시터로 전달하는 제1 피드백 회로; 및상기 레퍼런스 신호에 기초하여 제2 피드백 신호를 생성하고, 상기 제2 피드백 신호를 상기 제2 적분 커패시터로 전달하는 제2 피드백 회로를 포함하는,스위치드-커패시터 적분기
|
| 6 |
6
제3항에 있어서,상기 제어 신호는,상기 스위치드-커패시터 회로를 제어하는 제1 제어 신호와 상기 피드백 회로를 제어하는 제2 제어 신호를 포함하고,상기 제2 제어 신호는,상기 제1 제어 신호에 기초하여 생성되는,스위치드-커패시터 적분기
|
| 7 |
7
제6항에 있어서,상기 제1 제어 신호는,상기 제1 출력 단자로부터 출력된 출력 신호 및 상기 제2 출력 단자로부터 출력된 출력 신호에 기초하여 생성되는,스위치드-커패시터 적분기
|
| 8 |
8
제1항에 있어서,상기 스위치드-커패시터 회로는,상기 입력 신호를 상기 제1 적분 커패시터를 통해 적분하는 제1 샘플링 커패시터;상기 입력 신호를 상기 제2 적분 커패시터를 통해 적분하는 제2 샘플링 커패시터; 및상기 제어 신호의 클락 페이즈에 따라 제어되는 스위치 배열을 포함하는,스위치드-커패시터 적분기
|
| 9 |
9
제8항에 있어서,상기 스위치 배열은,상기 입력 신호가 상기 제1 샘플링 커패시터 또는 상기 제2 샘플링 커패시터 중 적어도 하나로 전송되고, 상기 제1 샘플링 커패시터의 출력 신호가 상기 제1 적분 커패시터에 의해 적분됨과 동시에, 상기 제1 샘플링 커패시터의 출력 신호가 상기 제2 적분 커패시터에 의해 적분되도록, 상기 클락 페이즈에 따라 제어되는,스위치드-커패시터 적분기
|
| 10 |
10
제8항에 있어서,상기 클락 페이즈는,상기 입력 신호가 상기 제1 샘플링 커패시터에 의해 샘플링되는 제1 클락 페이즈; 및상기 제1 샘플링 커패시터의 출력 신호 및 상기 제1 피드백 커패시터의 출력 신호가 상기 제1 적분 커패시터에 의해 적분되고, 상기 제2 샘플링 커패시터의 출력 신호 및 상기 제2 피드백 커패시터의 출력 신호가 상기 제2 적분 커패시터에 의해 적분되는 제2 클락 페이즈를 포함하는,스위치드-커패시터 적분기
|
| 11 |
11
레퍼런스 신호에 기초하여 피드백 신호를 생성하는 DAC(digital to analog converter); 및제어 신호에 응답하여 입력 신호를 샘플링하고, 상기 제어 신호에 응답하여 상기 입력 신호 및 상기 피드백 신호를 적분하여, 비 반전 적분 신호 및 반전 적분 신호를 생성하는 스위치드-커패시터 적분기를 포함하는 델타-시그마 모듈레이터
|
| 12 |
12
제11항에 있어서,상기 비 반전 적분 신호 및 상기 반전 적분 신호에 기초하여 L-비트 디지털 비트 스트림을 생성하는 비교기를 더 포함하고,상기 L은 실수인,델타-시그마 모듈레이터
|
| 13 |
13
제11항에 있어서,상기 스위치드-커패시터 적분기는,제1 입력 단자, 제2 입력 단자, 제1 출력 단자 및 제2 출력 단자를 포함하는 증폭기;상기 제1 입력 단자와 상기 제1 출력 단자 사이에 접속되는 제1 적분 커패시터;상기 제2 입력 단자와 상기 제2 출력 단자 사이에 접속되는 제2 적분 커패시터; 및상기 제어 신호에 응답하여 상기 입력 신호를 샘플링하고, 상기 제어 신호에 응답하여 상기 입력 신호 및 상기 피드백 신호를 상기 제1 적분 커패시터와 상기 제2 적분 커패시터를 통해 적분하는 스위치드-커패시터 회로; 및피드백 커패시터를 통해 상기 레퍼런스 신호를 샘플링하여 상기 피드백 신호를 생성하고, 상기 피드백 신호를 상기 스위치드-커패시터 회로로 전달하는 피드백 회로를 포함하는 델타-시그마 모듈레이터
|
| 14 |
14
제13항에 있어서,상기 피드백 신호는,비 반전 피드백 신호 및 반전 피드백 신호를 포함하고,상기 피드백 회로는,상기 제어 신호에 응답하여 상기 비 반전 피드백 신호 또는 상기 반전 피드백 신호 중 적어도 하나를 상기 스위치드-커패시터 회로로 전달하는,델타-시그마 모듈레이터
|
| 15 |
15
제13항에 있어서,상기 제어 신호는,상기 스위치드-커패시터 회로를 제어하는 제1 제어 신호와 상기 피드백 회로를 제어하는 제2 제어 신호를 포함하고,상기 제2 제어 신호는,상기 제1 제어 신호에 기초하여 생성되는,델타-시그마 모듈레이터
|
| 16 |
16
제13항에 있어서,상기 제1 제어 신호는,상기 제1 출력 단자로부터 출력된 출력 신호 및 상기 제2 출력 단자로부터 출력된 출력 신호에 기초하여 생성되는,델타-시그마 모듈레이터
|
| 17 |
17
제13항에 있어서,상기 스위치드-커패시터 회로는,상기 입력 신호가 제1 샘플링 커패시터 또는 제2 샘플링 커패시터 중 적어도 하나로 전송되고, 상기 제1 샘플링 커패시터의 출력 신호가 상기 제1 적분 커패시터에 의해 적분됨과 동시에, 상기 제1 샘플링 커패시터의 출력 신호가 상기 제2 적분 커패시터에 의해 적분되도록, 상기 제어 신호의 클락 페이즈에 따라 제어되는, 스위치 배열을 포함하는,델타-시그마 모듈레이터
|
| 18 |
18
제9항의 델타-시그마 모듈레이터; 및상기 델타-시그마 모듈레이터의 출력 신호를 필터링하는 디지털 필터를 포함하는 전자 시스템
|
| 19 |
19
제18항에 있어서,상기 전자 시스템은 휴대용 전자 장치인 전자 시스템
|
| 20 |
20
제어 신호의 클락 페이즈에 따라 입력 신호를 샘플링하는 단계; 및상기 제어 신호의 클락 페이즈에 따라 상기 입력 신호 및 피드백 신호를 적분하여 비 반전 적분 신호 및 반전 적분 신호를 생성하는 단계를 포함하는 스위치드-커패시터 적분기의 동작 방법
|
