| 1 |
1
한 쌍의 부성저항 트랜지스터와, 상기 한 쌍의 부성저항 트랜지스터의 게이트에 연결되어 있는 제1 인덕터를 포함하여 이루어지는 RF 부성저항 회로; 상호 인덕턴스로 결합되어 있는 하나의 트랜스포머와, 상보적인 특성을 갖도록 연결된 한 쌍의 상보적 트랜지스터와, 한 쌍의 피드백 트랜지스터를 포함하여 이루어지는 교차 결합 상보형 트랜스포머 피드백 발진기; 및상기 RF 부성저항 회로의 공진부와 병렬로 연결되어 있으며, 상기 한 쌍의 피드백 트랜지스터와 상기 트랜스포머의 교점에 연결되며, 드레인에 출력단이 형성되어 있는 한 쌍의 버퍼 트랜지스터를 포함하며, 상기 트랜스포머는 상기 한 쌍의 상보적 트랜지스터 사이에 위치한 1차측 코일단과, 공통 노드에 전원이 연결되어 있는 2차측 코일단을 포함하여 이루어지며,상기 한 쌍의 부성저항 트랜지스터는 드레인이 전원에 연결되고, 게이트가 상기 제1 인덕터와 연결되고, 소스가 상기 트랜스포머의 1차측 코일단과 상기 한 쌍의 상보적 트랜지스터의 교점과 연결되고, 상기 한 쌍의 상보적 트랜지스터는 각각 PMOS 트랜지스터와 NMOS 트랜지스터로 되어 있으며, 상기 PMOS 트랜지스터의 드레인과 상기 NMOS 트랜지스터의 드레인은 상기 트랜스포머의 1차측 코일단의 양 단에 각각 연결되고, 상기 PMOS 트랜지스터의 소스는 전원에 연결되고, 게이트는 상기 NMOS 트랜지스터의 드레인에 연결되고, 상기 NMOS 트랜지스터의 소스는 접지에 연결되고, 게이트는 상기 PMOS 트랜지스터의 드레인에 연결되어 있으며, 상기 한 쌍의 피드백 트랜지스터는 제1 피드백 트랜지스터와 제2 피드백 트랜지스터로 되어 있고, 드레인이 상기 트랜스포머의 2차측 코일단의 양 단에 각각 연결되고, 소스가 접지에 연결되고, 상기 제1 피드백 트랜지스터의 게이트가 상기 PMOS 트랜지스터의 게이트와 NMOS 트랜지스터의 드레인이 만나는 교점에 연결되고, 소스가 접지에 연결되며, 상기 제2 피드백 트랜지스터의 게이트가 상기 NMOS 트랜지스터의 게이트와 상기 PMOS 트랜지스터의 드레인이 만나는 교점에 연결되고, 소스가 접지에 연결되어 있으며, 상기 한 쌍의 버퍼 트랜지스터의 게이트는 각각 상기 피드백 트랜지스터의 드레인과 상기 트랜스포머의 2차측 코일단의 교점에 연결되며, 드레인에 출력단이 형성되어 있으며, 상기 제1 인덕터의 공통 노드에 게이트 전원이 연결되어 있으며, 상기 게이트 전원에 의해 상기 한 쌍의 부성저항 트랜지스터의 게이트 바이어스 전압이 조절되고, 상기 제1 인덕터, 상기 트랜스포머의 1차측 코일단 또는 상기 트랜스포머의 2차측 코일단에 병렬로 연결되는 가변 커패시터를 포함하여 이루어지며, 공급되는 전압의 크기를 조절하여 상기 가변 커패시터의 값을 변경하는 방식으로 출력 신호의 주파수를 변경시키는 것을 특징으로 하는 신호 발생기
|
| 6 |
6
한 쌍의 부성저항 트랜지스터와, 상기 한 쌍의 부성저항 트랜지스터의 게이트에 연결되어 있는 제1 인덕터를 포함하여 이루어지는 RF 부성저항 회로;상호 인덕턴스로 결합되어 있는 하나의 트랜스포머와, 상보적인 특성을 갖도록 연결된 한 쌍의 상보적 트랜지스터와, 한 쌍의 피드백 트랜지스터를 포함하여 이루어지는 교차 결합 상보형 트랜스포머 피드백 발진기; 및상기 RF 부성저항 회로의 공진부와 병렬로 연결되어 있으며, 상기 한 쌍의 피드백 트랜지스터와 상기 트랜스포머의 교점에 연결되며, 드레인에 출력단이 형성되어 있는 한 쌍의 버퍼 트랜지스터를 포함하며, 상기 트랜스포머는 상기 한 쌍의 상보적 트랜지스터 사이에 위치한 1차측 코일단과, 공통 노드에 전원이 연결되어 있는 2차측 코일단을 포함하여 이루어지며,상기 한 쌍의 부성저항 트랜지스터는 드레인이 전원에 연결되고, 게이트가 상기 제1 인덕터와 연결되고, 소스가 상기 트랜스포머의 2차측 코일단과 상기 한 쌍의 상보적 트랜지스터의 교점과 연결되고, 상기 한 쌍의 상보적 트랜지스터는 각각 PMOS 트랜지스터와 NMOS 트랜지스터로 되어 있으며, 상기 PMOS 트랜지스터의 드레인과 상기 NMOS 트랜지스터의 드레인은 상기 트랜스포머의 1차측 코일단의 양 단에 각각 연결되고, 상기 PMOS 트랜지스터의 소스는 전원에 연결되고, 게이트는 상기 NMOS 트랜지스터의 드레인에 연결되고, 상기 NMOS 트랜지스터의 소스는 접지에 연결되고, 게이트는 상기 PMOS 트랜지스터의 드레인에 연결되어 있으며, 상기 한 쌍의 피드백 트랜지스터는 제1 피드백 트랜지스터와 제2 피드백 트랜지스터로 되어 있고, 드레인이 상기 트랜스포머의 2차측 코일단의 양 단에 각각 연결되고, 소스가 접지에 연결되고, 상기 제1 피드백 트랜지스터의 게이트가 상기 PMOS 트랜지스터의 게이트와 NMOS 트랜지스터의 드레인이 만나는 교점에 연결되고, 소스가 접지에 연결되며, 상기 제2 피드백 트랜지스터의 게이트가 상기 NMOS 트랜지스터의 게이트와 상기 PMOS 트랜지스터의 드레인이 만나는 교점에 연결되고, 소스가 접지에 연결되어 있으며, 상기 한 쌍의 버퍼 트랜지스터의 게이트는 각각 상기 피드백 트랜지스터의 드레인과 상기 트랜스포머의 2차측 코일단의 교점에 연결되며, 드레인에 출력단이 형성되어 있으며, 상기 제1 인덕터의 공통 노드에 게이트 전원이 연결되어 있으며, 상기 게이트 전원에 의해 상기 한 쌍의 부성저항 트랜지스터의 게이트 바이어스 전압이 조절되고, 상기 제1 인덕터, 상기 트랜스포머의 1차측 코일단 또는 상기 트랜스포머의 2차측 코일단에 병렬로 연결되는 가변 커패시터를 포함하여 이루어지며, 공급되는 전압의 크기를 조절하여 상기 가변 커패시터의 값을 변경하는 방식으로 출력 신호의 주파수를 변경시키는 것을 특징으로 하는 신호 발생기
|
