맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법(Multi-Layer Ceramic Chip Component having Nano Thin Film Oxide Layer and Method of Manufacturing of the Same)

  • 기술번호 : KST2016011273
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 세라믹 본체와 상기 세라믹 본체의 내부에 위치하는 내부 전극을 포함하는 소자부와, 상기 세라믹 본체의 양측면을 각각 덮는 측면 전극과 상면 양측의 일부를 각각 덮는 상부 전극 및 하면 양측의 일부를 각각 덮는 하부 전극을 구비하는 제 1 외부 전극 및 제 2 외부 전극을 포함하는 외부 전극부 및 전기 절연성 물질로 형성되며, 상기 상부 전극을 포함하는 영역에 코팅되어 형성되는 나노 박막층을 포함하는 나노 박막층을 구비하는 적층 세라믹 칩 부품 및 이의 제조 방법을
Int. CL H01G 4/30 (2006.01) H01G 4/232 (2006.01)
CPC H01G 4/232(2013.01) H01G 4/232(2013.01) H01G 4/232(2013.01)
출원번호/일자 1020140167012 (2014.11.27)
출원인 홍익대학교 산학협력단, 주식회사 맥텍
등록번호/일자
공개번호/일자 10-2016-0064260 (2016.06.08) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.11.27)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 홍익대학교 산학협력단 대한민국 서울특별시 마포구
2 주식회사 맥텍 대한민국 경기도 부천시 오정구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 황진하 대한민국 서울특별시 마포구
2 박대범 대한민국 경기도 군포시
3 추용조 대한민국 경기도 부천시 원미구
4 김현숙 대한민국 경기도 시흥시
5 박다희 대한민국 서울특별시 마포구
6 고명희 대한민국 서울특별시 마포구
7 권경우 대한민국 서울특별시 마포구
8 황희수 대한민국 서울특별시 마포구
9 최정완 대한민국 서울특별시 마포구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김호종 대한민국 서울특별시 강남구 테헤란로*길 **-*, *층 (역삼동, 신도빌딩)(태산특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 홍익대학교 산학협력단 대한민국 서울특별시 마포구
2 주식회사 맥텍 대한민국 경기도 부천시 오정구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2014.11.27 수리 (Accepted) 1-1-2014-1149169-11
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2014.11.28 수리 (Accepted) 1-1-2014-1159486-58
3 선행기술조사의뢰서
Request for Prior Art Search		 2015.07.13 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2015.09.08 발송처리완료 (Completion of Transmission) 9-6-2016-0046828-13
5 의견제출통지서
Notification of reason for refusal		 2016.05.12 발송처리완료 (Completion of Transmission) 9-5-2016-0345468-92
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2016.07.12 수리 (Accepted) 1-1-2016-0672254-63
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2016.08.12 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0786998-08
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2016.08.12 수리 (Accepted) 1-1-2016-0786983-13
9 등록결정서
Decision to grant		 2016.11.04 발송처리완료 (Completion of Transmission) 9-5-2016-0798223-15
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
세라믹 본체와 상기 세라믹 본체의 내부에 위치하는 내부 전극을 포함하는 소자부와,상기 세라믹 본체의 양측면을 각각 덮는 측면 전극과 상면 양측의 일부를 각각 덮는 상부 전극 및 하면 양측의 일부를 각각 덮는 하부 전극을 구비하는 제 1 외부 전극 및 제 2 외부 전극을 포함하는 외부 전극부 및 전기 절연성 물질로 형성되며, 상기 상부 전극을 포함하는 영역에 코팅되어 형성되는 나노 박막층을 포함하며,상기 나노 박막층은 상기 외부 전극부의 외면의 전체와, 상기 제 1 외부 전극 및 제 2 외부 전극 사이에서 노출되는 상기 세라믹 본체의 외면에 형성되며,상기 나노 박막층은 1 ~ 100nm의 두께로 형성되며,회로 기판의 전극 패드에 솔더링될 때, 상기 하부 전극에 코팅된 상기 나노 박막층이 제거되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
제 1 항에 있어서,상기 나노 박막층은 원자층 증착법(Atomic Layer Deposition; ALD), 물리 기상 증착법(Physical Vapor Deposition; PVD) 또는 화학 기상 증착법(Chemical Vapor Deposition; CVD)에 의하여 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
7 7
제 1 항에 있어서,상기 나노 박막층은 Al2O3, HfO2, ZrO2, La2O3, SiO2, Ta2O5, Nb2O5, Y2O3, SrTiO3 및 BaTiO3로 이루어진 군에서 선택되는 어느 하나 또는 이들의 화합물을 포함하여 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
8 8
제 1 항에 있어서,상기 나노 박막층은 AlN 및 SiNx로 이루어진 군에서 선택되는 어느 하나 또는 이들의 화합물을 포함하여 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
9 9
제 1 항에 있어서,상기 외부 전극부는 은(Ag), 주석(Sn) 또는 니켈(Ni) 금속으로 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
10 10
제 1 항에 있어서,상기 적층 세라믹 칩 부품은 적층 세라믹 콘덴서(Multi-Layer Ceramic Capacitor), 적층형 칩 인덕터(Multi-Layer Chip Inductor), 적층형 파워 인덕터(Multi-Layer Power Inductor) 또는 적층형 칩 비드((Multi-Layer Chip Bead)인 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품
11 11
세라믹 본체와 상기 세라믹 본체의 내부에 위치하는 내부 전극을 포함하는 소자부와,상기 세라믹 본체의 양측면을 각각 덮는 측면 전극과 상면 양측의 일부를 각각 덮는 상부 전극 및 하면 양측의 일부를 각각 덮는 하부 전극을 구비하는 제 1 외부 전극 및 제 2 외부 전극을 포함하는 외부 전극부 및 전기 절연성 물질로 형성되며, 상기 상부 전극을 포함하는 영역에 코팅되어 형성되는 나노 박막층을 포함하며, 상기 나노 박막층을 원자층 증착 공정에 의하여 코팅하며,상기 나노 박막층은 Al2O3막으로 형성되며,상기 원자층 증착 공정은 증착 온도는 80 ~ 200℃이며,알루미늄 공급원은 TMA(Trimethyl Aluminum: Al(CH3)3)이며,상기 알루미늄 공급원을 0
12 12
삭제
13 13
삭제
14 14
제 11 항에 있어서,상기 산소 공급원은 수증기, 산소, 오존 또는 산소플라즈마인 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품 제조 방법
15 15
제 11 항에 있어서,상기 나노 박막층은 상기 외부 전극부의 외면의 전체에 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품 제조 방법
16 16
제 11 항에 있어서,상기 나노 박막층은 상기 제 1 외부 전극 및 제 2 외부 전극 사이에서 노출되는 상기 세라믹 본체의 외면에도 형성되는 것을 특징으로 하는 나노 박막층을 구비하는 적층 세라믹 칩 부품 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 중소기업청 홍익대학교 산학협력단 산학연 도약기술개발사업 MLCC 이송용 고양산성 Chip Mounter Nozzle 제작을 위한 부품 표면 특성 개선 기술 개발