맞춤기술찾기

이전대상기술

경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법(SiC trench MOS barrier Schottky diode using tilt ion implantation and method for manufacturing thereof)

  • 기술번호 : KST2016011453
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법에 관한 것으로, 기판 위에 N형 에피층(epilayer)을 성장시키고, 마스크(mask)를 사용하여 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 마스크를 유지한 채로 트렌치 구조의 내측 벽면에 도핑층을 형성하고, 도핑층을 포함하여 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하고, 트렌치 구조의 노출된 상단과 산화막을 감싸도록 전하 인가층을 증착하며, 전하 인가층의 상단과 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성한다.
Int. CL H01L 29/872 (2006.01) H01L 21/265 (2006.01)
CPC H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01)
출원번호/일자 1020140172044 (2014.12.03)
출원인 서강대학교산학협력단
등록번호/일자 10-1669987-0000 (2016.10.21)
공개번호/일자 10-2016-0066811 (2016.06.13) 문서열기
공고번호/일자 (20161027) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2014.12.03)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김광수 대한민국 경기도 고양시 일산서구
2 심슬기 대한민국 경기도 성남시 분당구
3 조두형 대한민국 경기도 파주시 가람로 **,

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인충현 대한민국 서울특별시 서초구 동산로 **, *층(양재동, 베델회관)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 서울특별시 마포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2014.12.03 수리 (Accepted) 1-1-2014-1176413-80
2 선행기술조사의뢰서
Request for Prior Art Search
2015.06.11 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2015.07.10 수리 (Accepted) 9-1-2015-0046367-71
4 의견제출통지서
Notification of reason for refusal
2016.01.10 발송처리완료 (Completion of Transmission) 9-5-2016-0021344-29
5 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.03.09 수리 (Accepted) 1-1-2016-0227084-82
6 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.04.11 수리 (Accepted) 1-1-2016-0343900-22
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.05.09 수리 (Accepted) 1-1-2016-0436964-92
8 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)
2016.06.09 수리 (Accepted) 1-1-2016-0555002-19
9 지정기간연장 관련 안내서
Notification for Extension of Designated Period
2016.06.10 발송처리완료 (Completion of Transmission) 1-5-2016-0089181-02
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.07.11 수리 (Accepted) 1-1-2016-0666229-35
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.07.11 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0666240-38
12 등록결정서
Decision to grant
2016.10.18 발송처리완료 (Completion of Transmission) 9-5-2016-0746275-26
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.11 수리 (Accepted) 4-1-2017-5005781-67
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.01.22 수리 (Accepted) 4-1-2019-5014626-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시키는 단계;마스크(mask)를 사용하여 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계;상기 마스크를 유지한 채로 상기 식각한 트렌치 구조의 내측 벽면에 도핑층을 형성하는 단계;상기 도핑층을 포함하여 상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 산화막을 증착하는 단계;상기 트렌치 구조의 노출된 상단과 상기 증착된 산화막을 감싸도록 전하 인가층을 증착하는 단계; 및상기 증착된 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 애노드(anode) 금속 접합과 캐소드(cathode) 금속 접합을 형성하는 단계;를 포함하되,상기 도핑층은,순방향 특성에서 상기 N형 에피층의 식각된 트렌치 구조의 내측과 상기 증착된 산화막 사이에서 도핑된 영역을 따라 전류경로를 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드(SiC Trench MOS Barrier Schottky Barrier Diode)의 제조 방법
2 2
제 1 항에 있어서,상기 도핑층을 형성하는 단계는,경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어지는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
3 3
제 1 항에 있어서,상기 도핑층은,상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
4 4
제 1 항에 있어서,상기 도핑층은,순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
5 5
제 1 항에 있어서,상기 도핑층은,역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
6 6
제 1 항에 있어서,상기 산화막은,BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
7 7
제 1 항에 있어서,상기 전하 인가층은,폴리실리콘(polysilicon) 또는 금속(metal)으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드의 제조 방법
8 8
N형 SiC 기판;상기 N형 SiC 기판 위에 성장시킨 후, 부분 식각을 통해 트렌치 구조가 형성된 N형 에피층;상기 식각한 트렌치 구조의 내측 벽면과 바닥면을 감싸도록 증착된 산화막;상기 트렌치 구조의 노출된 상단과 상기 산화막을 감싸도록 증착된 전하 인가층; 및상기 전하 인가층의 상단과 상기 N형 SiC 기판 하단에 각각 형성된 애노드 금속 접합과 캐소드 금속 접합;을 포함하되,상기 트렌치 구조를 식각하는데 사용된 마스크를 이용하여 상기 트렌치 구조의 내측 벽면에 도핑층을 형성하되,상기 도핑층은,순방향 특성에서 상기 N형 에피층의 식각된 트렌치 구조의 내측과 상기 증착된 산화막 사이에서 도핑된 영역을 따라 전류경로를 형성하는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
9 9
제 8 항에 있어서,상기 도핑층은,경사 이온 주입을 이용하여 상기 식각한 트렌치 구조에서 상기 마스크로 마스킹되지 않은 내측으로 양쪽 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
10 10
제 8 항에 있어서,상기 도핑층은,상기 식각한 트렌치 구조의 내측 벽면을 따라 상기 트렌치 구조의 바닥면에 수직인 방향으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
11 11
제 8 항에 있어서,상기 도핑층은,순방향 특성에서 상기 도핑층을 따라 전류경로를 형성함으로써 온저항을 감소시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
12 12
제 8 항에 있어서,상기 도핑층은,역방향 특성에서 상기 트렌치 구조의 바닥면의 모서리에 기준치 이상의 전계가 집중되는 것을 저지함으로써 항복전압을 증가시키는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
13 13
제 8 항에 있어서,상기 산화막은,BCB 절연체 또는 산화물인 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
14 14
제 8 항에 있어서,상기 전하 인가층은,폴리실리콘 또는 금속으로 형성되는 것을 특징으로 하는 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 서강대학교 산학협력단 정보통신기술인력양성 정보통신용 아날로그IP 기술 개발 (Development of Analog IP Techniques for ICT)