1 |
1
디지털 제어 오실레이터로부터 출력되는 서로 다른 위상을 가지는 복수의 아날로그 출력 클럭의 위상을 각각 디지털화하고, 평균하여 거친 위상값을 출력하는 거친 위상 고정 수단;상기 복수의 아날로그 출력 클럭 중 일부를 이용하여 미세 위상값을 출력하는 미세 위상 고정 수단; 및상기 거친 위상값과 상기 미세 위상값을 가산하여 상기 복수의 아날로그 출력 클럭 중 어느 하나의 위상값에 대응하는 디지털 위상값을 출력하는 위상 합산 수단을 포함하는 분수형 완전 디지털 위상 고정 루프
|
2 |
2
제1항에 있어서, 상기 미세 위상 고정 수단은 상기 복수의 아날로그 출력 클럭 중 외부 기준 클럭 전후에 놓인 두개의 아날로그 출력 클럭의 위상을 디지털화하고 가산하여 미세 위상값을 생성하는 것을 특징으로 하는 분수형 완전 디지털 위상 고정 루프
|
3 |
3
제2항에 있어서, 상기 거친 위상 고정 수단은,상기 복수의 아날로그 출력 클럭의 위상 각각을 디지털화하여 복수의 디지털 카운트 신호를 출력하는 카운트부;상기 복수의 디지털 카운트 신호를 샘플링하여 복수의 샘플링된 디지털 카운트 신호를 출력하는 샘플링부; 및상기 복수의 샘플링된 디지털 카운트 신호를 평균하여 거친 위상값을 생성하는 평균화부를 포함하는 분수형 완전 디지털 위상 고정 루프
|
4 |
4
제2항에 있어서, 상기 미세 위상 고정 수단은,하기 시간-디지털 변환기로부터 출력되는 외부 기준 클럭을 상기 복수의 아날로그 출력 클럭에 동기시켜 복수의 내부 클럭을 생성하는 리타이밍부;외부로부터 입력되는 외부 클럭과 상기 복수의 내부 클럭을 이용하여 복수의 선택펄스신호를 출력하는 에지셀렉팅부; 및외부로부터 입력되는 외부 클럭을 입력받아 외부 기준 클럭을 생성하고, 상기 복수의 선택펄스신호와 상기 복수의 아날로그 출력 클럭을 이용하여 상기 아날로그 출력 클럭의 위상을 디지털화하여 미세 위상값을 출력하는 시간-디지털 변환부를 포함하는 분수형 완전 디지털 위상 고정 루프
|
5 |
5
제4항에 있어서, 상기 시간-디지털 변환부는,상기 외부 클럭을 순차적으로 단위시간만큼 지연시켜 다수의 순차 지연 신호를 생성하는 순차지연신호 발생기;상기 다수의 순차 지연 신호에 동작하고, 상기 복수의 아날로그 출력 클럭을 디지털 코드화하여 복수의 디지털 코드 신호를 생성하는 디지털 코드화기; 및상기 선택펄스신호를 이용하여 상기 복수의 디지털 코드 신호 중 연속하는 2개의 디지털 코드 신호를 선택하여 가산하고, 정규화하여 출력하는 에지 계산기를 포함하는 분수형 완전 디지털 위상 고정 루프
|
6 |
6
제5항에 있어서,상기 외부 기준 클럭은 상기 다수의 순차 지연 신호 중 중앙값에 해당하는 순차 지연 신호인 것을 특징으로 하는 분수형 완전 디지털 위상 고정 루프
|
7 |
7
제5항에 있어서, 상기 에지 계산기는,상기 선택펄스신호를 디코딩하여 선택신호를 출력하는 디코더;상기 선택 신호를 이용하여 상기 디지털 코드 신호 중 연속하는 2개의 디지털 코드 신호를 출력하는 멀티플렉서;상기 연속하는 2개의 디지털 코드 신호를 가산하는 가산기; 및상기 가산기로부터 출력되는 값을 정규화하여 출력하는 정규화기를 포함하는 분수형 완전 디지털 위상 고정 루프
|
8 |
8
외부에서 인가되는 지령치 주파수에서 하기 실제 주파수를 감산하여 주파수 편차신호를 출력하는 감산수단;내부 기준 클럭에 동기되고, 상기 주파수 편차신호를 적분하여 디지털 위상편차신호를 출력하는 적분수단;상기 내부 기준 클럭에 동기되고, 상기 디지털 위상편차신호를 적분하여 디지털 위상편차적분신호를 출력하는 디지털 루프 필터;분주 클럭에 동기되고, 상기 디지털 위상편차적분신호를 변조하여 디지털 제어 오실레이터 구동신호를 생성하는 변조수단;상기 디지털 제어 오실레이터 구동신호에 대응하여 서로 다른 위상을 가진 복수의 아날로그 출력 클럭을 생성하는 디지털 제어 오실레이터;상기 복수의 아날로그 출력 클럭 중 어느 하나를 분주시켜 생성되는 분주 클럭을 출력하는 분주수단;상기 복수의 아날로그 출력 클럭의 위상을 각각 디지털화하고 평균하여 거친 위상값을 출력하는 거친 위상 고정 수단;상기 복수의 아날로그 출력 클럭 중 일부를 이용하여 미세 위상값을 출력하는 미세 위상 고정 수단;상기 거친 위상값과 상기 미세 위상값을 가산하여 상기 복수의 아날로그 출력 클럭 중 어느 하나의 위상값에 대응하는 디지털 위상값을 출력하는 위상 합산 수단; 및상기 내부 기준 클럭에 동기되고, 상기 복수의 아날로그 출력 클럭 중 어느 하나의 위상값에 대응하는 상기 디지털 위상값을 미분하여 실제 주파수를 출력하는 미분수단을 포함하는 분수형 완전 디지털 위상 고정 루프
|
9 |
9
제8항에 있어서, 상기 미세 위상 고정 수단은, 상기 복수의 아날로그 출력 클럭 중 외부 기준 클럭의 전후에 놓인 두개의 아날로그 출력 클럭의 위상을 디지털화하고 가산하여 미세 위상값을 생성하는 것을 특징으로 하는 분수형 완전 디지털 위상 고정 루프
|
10 |
10
제9항에 있어서, 상기 거친 위상 고정 수단은,상기 복수의 아날로그 출력 클럭의 위상 각각을 디지털화하여 복수의 디지털 카운트 신호를 출력하는 카운트부;상기 복수의 디지털 카운트 신호를 샘플링하여 복수의 샘플링된 디지털 카운트 신호를 출력하는 샘플링부; 및상기 복수의 샘플링된 디지털 카운트 신호를 평균하여 거친 위상값을 생성하는 평균화부를 포함하는 분수형 완전 디지털 위상 고정 루프
|
11 |
11
제8항에 있어서, 상기 미세 위상 고정 수단은,하기 시간-디지털 변환기로부터 출력되는 외부 기준 클럭을 상기 복수의 아날로그 출력 클럭에 동기시켜 복수의 내부 클럭을 생성하는 리타이밍부;외부로부터 입력되는 외부 클럭과 상기 복수의 내부 클럭을 이용하여 복수의 선택펄스신호를 출력하는 에지셀렉팅부; 및외부로부터 입력되는 외부 클럭을 입력받아 외부 기준 클럭을 생성하고, 상기 복수의 선택펄스신호와 상기 복수의 아날로그 출력 클럭을 이용하여 상기 아날로그 출력 클럭의 위상을 디지털화하여 미세 위상값을 출력하는 시간-디지털 변환부를 포함하는 분수형 완전 디지털 위상 고정 루프
|
12 |
12
제11항에 있어서, 상기 시간-디지털 변환부는,상기 외부 클럭을 순차적으로 단위시간만큼 지연시켜 다수의 순차 지연 신호를 생성하는 순차지연신호 발생기;상기 다수의 순차 지연 신호에 동작하고, 상기 복수의 아날로그 출력 클럭을 디지털 코드화하여 복수의 디지털 코드 신호를 생성하는 디지털 코드화기; 및상기 선택펄스신호를 이용하여 상기 복수의 디지털 코드 신호 중 연속하는 2개의 디지털 코드 신호를 선택하여 가산하고, 정규화하여 출력하는 에지 계산기를 포함하는 분수형 완전 디지털 위상 고정 루프
|
13 |
13
제1항 내지 제12항 중 어느 한 항의 분수형 완전 디지털 위상 고정 루프 회로를 가지는 것을 특징으로 하는 반도체 장치
|
14 |
14
제13항의 반도체 장치를 포함하는 휴대 정보 기기
|