| 1 |
1
아날로그 신호를 입력받아 입력전압을 샘플링하고, 상기 입력전압을 저장하는 SAR(Successive Approximation Register) 커패시터 DAC 배열;상기 SAR 커패시터 DAC 배열에서 SAR 동작을 수행하고 남은 잔류전압을 증폭하는 제 1 프리앰프;상기 제 1 프리앰프에 의해 증폭된 신호를 입력받아 단일-이득 버퍼(unity-gain buffer)를 통해 적분하는 제 1 적분기; 상기 제 1 적분기의 출력신호를 입력받아 다시 입력전압을 증폭하는 제 2 프리앰프;상기 제 2 프리앰프에 의해 증폭된 신호를 입력받아 단일-이득 버퍼를 통해 적분하는 제 2 적분기;상기 제 2 적분기에서 출력된 전압과 기준전압을 비교하는 비교기; 및 상기 비교기의 차이전압에 따라 디지털 신호를 출력하고 SAR 커패시터 DAC를 제어하는 SAR 로직;을 포함하며,상기 제 1 프리앰프의 전압이득이 상기 제 1 적분기의 이득 계수로 사용되고, 상기 제 2 프리앰프의 전압이득은 상기 제 2 적분기의 이득 계수로 사용되는 것을 특징으로 하는 2차 노이즈 쉐이핑(noise-shaping) SAR ADC
|
| 2 |
2
제 1 항에 있어서, 상기 제 2 적분기 내부의 커패시터 크기, 단일-이득 버퍼의 크기 및 잡음 크기 중 적어도 하나는 상기 제 1 적분기에 비해 상대적으로 더 작은 값을 갖는 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 3 |
3
제 1 항에 있어서, 상기 프리앰프의 입력 전압의 크기는 SAR ADC의 해상도를 높일수록 작아지는 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 4 |
4
제 1 항에 있어서, 상기 제 1 및 제 2 적분기는 루프 필터 구조에서 단일-이득 버퍼를 이용하여 의사-차동(pseudo-differential) 구조로 설계하는 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 5 |
5
제 1 항에 있어서, 상기 SAR 커패시터 DAC 배열은 논-오버래핑(non-overlapping) 클록을 이용하여 클록 위상 Φ1 및 Φ1와 반대 위상을 갖는 클록 위상 Φ2를 생성하는 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 6 |
6
제 5 항에 있어서, 상기 SAR 커패시터 DAC 배열은 상기 클록 위상 Φ1 동안 입력 신호를 샘플링하고, 그 다음 클록 위상 Φ2동안 SAR 동작이 수행되고, 상기 SAR 커패시터 DAC 배열에 남아있는 잔류전압은 제 1 프리앰프에 의해 증폭되는 과정을 반복하여 새로운 입력신호를 처리하는 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 7 |
7
제 1 항에 있어서, 상기 SAR 커패시터 DAC 배열은 스위칭 에너지가 작고 배열의 면적을 줄일 수 있는 Vcm-Based 스위칭 기법을 적용한 것을 특징으로 하는 2차 노이즈 쉐이핑 SAR ADC
|
| 8 |
8
아날로그 신호가 입력되어 SAR(Successive Approximation Register) 커패시터 DAC 배열이 입력전압을 샘플링하는 단계; 상기 샘플링된 입력전압에 대해 상기 SAR 커패시터 DAC 배열이 SAR 동작을 수행하고 남은 잔류전압을 제 1 프리앰프가 증폭하는 단계; 제 1 적분기가 상기 제 1 프리앰프에 의해 증폭된 신호를 입력받아 단일-이득 버퍼(unity-gain buffer)를 통해 적분하고 제 2 프리앰프에 전달하는 단계;상기 제 2 프리앰프가 입력 전압을 다시 증폭하여 제 2 적분기로 출력하는 단계;상기 제 2 적분기가 상기 제 2 프리앰프에 의해 증폭된 신호를 입력받아 단일-이득 버퍼를 통해 적분하고 비교기에 전달하는 단계;상기 비교기가 제 2 적분기에서 출력된 전압과 기준전압을 비교하는 단계; 및SAR 로직이 상기 비교기의 차이 전압에 따라 디지털 신호를 출력하고 SAR 커패시터 DAC을 제어하는 단계;를 포함하며,상기 제 1 프리앰프의 전압이득이 상기 제 1 적분기의 이득 계수로 사용되고, 상기 제 2 프리앰프의 전압이득은 상기 제 2 적분기의 이득 계수로 사용되는 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
| 9 |
9
제 8 항에 있어서, 상기 프리앰프의 입력 전압의 크기는 SAR ADC의 해상도를 높일수록 작아지는 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
| 10 |
10
제 8 항에 있어서, 상기 제 1 및 제 2 적분기는 루프 필터 구조에서 단일-이득 버퍼를 이용하여 의사-차동(pseudo-differential) 구조로 설계하는 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
| 11 |
11
제 8 항에 있어서, 상기 SAR 커패시터 DAC 배열은 논-오버래핑(non-overlapping) 클록을 이용하여 클록 위상 Φ1 및 Φ1와 반대 위상을 갖는 클록 위상 Φ2를 생성하는 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
| 12 |
12
제 11 항에 있어서, 상기 SAR 커패시터 DAC 배열은 상기 클록 위상 Φ1 동안 입력 신호를 샘플링하고, 그 다음 클록 위상 Φ2동안 SAR 동작이 수행되고, 상기 SAR 커패시터 DAC 배열에 남아있는 잔류전압은 제 1 프리앰프에 의해 증폭되는 과정을 반복하여 새로운 입력신호를 처리하는 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
| 13 |
13
제 8 항에 있어서, 상기 SAR 커패시터 DAC 배열은 스위칭 에너지가 작고 배열의 면적을 줄일 수 있는 Vcm-Based 스위칭 기법을 적용한 것을 특징으로 하는 2차 노이즈 쉐이핑을 적용한 SAR 아날로그 디지털 변환방법
|
