맞춤기술찾기

이전대상기술

저전력 터널링 전계효과 트랜지스터 및 그 제조방법(LOW-POWER TUNNEL FIELD-EFFECT TRANSISTOR AND METHOD FOR FABRICATING THE SAME)

  • 기술번호 : KST2016015245
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 터널링 전계효과 트랜지스터에 관한 것으로, 종래 게이트 절연막 대신 터널링 접합 부위에는 고유전율막을, 나머지 부위에는 에어갭으로 형성함으로써, 터널링 접합 부위의 에너지 밴드 경사를 크게 하여 낮은 구동전류 해결은 물론 게이트와 드레인 사이의 기생 커패시턴스를 최소화하여 저전력 고속동작이 가능하고, 이극성 동작 문제를 근본적으로 해결할 수 있게 된 저전력 터널링 전계효과 트랜지스터 및 그 제조방법에 관한 것이다.
Int. CL H01L 29/73 (2006.01) H01L 29/66 (2006.01)
CPC H01L 29/7311(2013.01) H01L 29/7311(2013.01)
출원번호/일자 1020150018900 (2015.02.06)
출원인 서강대학교산학협력단
등록번호/일자
공개번호/일자 10-2016-0097448 (2016.08.18) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.02.06)
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최우영 대한민국 서울특별시 마포구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 권오준 대한민국 서울특별시 강남구 테헤란로 ***, 성지하이츠*차 ****호 (역삼동)(소중한특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서강대학교산학협력단 대한민국 서울특별시 마포구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.02.06 수리 (Accepted) 1-1-2015-0131318-63
2 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2015.02.09 수리 (Accepted) 1-1-2015-0133282-54
3 선행기술조사의뢰서
Request for Prior Art Search
2015.11.10 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2016.01.08 수리 (Accepted) 9-1-2016-0001539-74
5 의견제출통지서
Notification of reason for refusal
2016.05.30 발송처리완료 (Completion of Transmission) 9-5-2016-0389801-13
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2016.07.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2016-0737066-33
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2016.07.28 수리 (Accepted) 1-1-2016-0737099-39
8 거절결정서
Decision to Refuse a Patent
2016.12.28 발송처리완료 (Completion of Transmission) 9-5-2016-0937482-06
9 [명세서등 보정]보정서(재심사)
Amendment to Description, etc(Reexamination)
2017.01.09 보정승인 (Acceptance of amendment) 1-1-2017-0022670-65
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2017.01.09 수리 (Accepted) 1-1-2017-0022681-67
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2017.01.11 수리 (Accepted) 4-1-2017-5005781-67
12 등록결정서
Decision to Grant Registration
2017.01.20 발송처리완료 (Completion of Transmission) 9-5-2017-0052121-16
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.01.22 수리 (Accepted) 4-1-2019-5014626-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
삭제
7 7
삭제
8 8
반도체 기판에 실리콘 산화막보다 유전율이 큰 고유전율 물질 및 게이트 물질을 증착하고 식각하여 게이트 및 고유전율막를 형성하는 제 1 단계;상기 기판 전면에 제 1 마스크 물질을 증착하고 상기 게이트의 일측이 보이도록 식각하여 제 1 마스크를 형성하는 제 2 단계;상기 제 1 마스크를 도핑 마스크로 사용하며 상기 게이트의 일측과 인접된 상기 기판에 불순물을 주입하여 P+ 또는 N+ 영역을 형성하는 제 3 단계;상기 기판 전면에 제 2 마스크 물질을 증착하고 상기 게이트의 타측이 보이도록 식각하여 제 2 마스크를 형성하는 제 4 단계; 상기 제 2 마스크를 도핑 마스크로 사용하며 상기 게이트의 타측과 인접된 상기 기판에 불순물을 주입하여 N+ 또는 P+ 영역을 형성하는 제 5 단계; 상기 고유전율막을 등방성으로 식각하여 상기 게이트의 일측 밑으로 에어갭이 형성되도록 하는 제 6 단계; 및상기 게이트의 측면으로 상기 고유전율막 및 상기 에어갭을 둘러싸며 절연막을 형성하는 제 7 단계를 포함하여 구성되되,상기 반도체 기판은 SOI 기판 또는 벌크 실리콘 기판이고,상기 제 1 마스크 물질 및 상기 제 2 마스크 물질은 감광물질이고,상기 절연막은 산화막인 것을 특징으로 하는 터널링 전계효과 트랜지스터를 제조하는 방법
9 9
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 삼성전자주식회사 산업융합원천기술개발사업 22nm급 이하 파운드리 소자 및 PDK 기술 개발
2 산업통상자원부 서강대학교산학협력단 산업융합원천기술개발사업 0.7 V 이하 저전압 구동을 위한 Post-CMOS 미래 반도체소자 원천기술 개발